SU1372560A1 - D.c. to a.c. voltage converter - Google Patents
D.c. to a.c. voltage converter Download PDFInfo
- Publication number
- SU1372560A1 SU1372560A1 SU864087322A SU4087322A SU1372560A1 SU 1372560 A1 SU1372560 A1 SU 1372560A1 SU 864087322 A SU864087322 A SU 864087322A SU 4087322 A SU4087322 A SU 4087322A SU 1372560 A1 SU1372560 A1 SU 1372560A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- control
- power switch
- bridge inverter
- circuit
- transistor
- Prior art date
Links
Landscapes
- Inverter Devices (AREA)
Abstract
Изобретение относитс к электротехнике , а именно к преобразовательной технике, и может быть использови- но во вторичных источниках питани . Цель изoбpeтef и - повышение надежности путем уменьшени величины напр жени , прикладываемого к транзисторам мостового инвертора. Преобразователь содержит мостовой инвертор 3, каждое плечо которого выполнено в виде соединенных последовательно тиристора и транзистора, зашунтированных обратным диодом, систему управлени 4, выполненную в виде соединенных последовательно задающего генератора 21 и фазорасщепител 22, схем вьщелени управл ющих импульсов 24 и 28, фазо- сдвигающего блока 26, усилительно- разв зывающих блоков 31, 32, 35, 36, 44, 46. Выполнение силового ключа 2 обеспечивает уменьшение динамических потерь. Выполнение схемы управлени силовым ключом,содержащей две схемы выделени запирающих импульсов 37 и 38, схему задержки 42, два усилительно-разв зывающих узла 44 и 46 обеспечивает уменьшение коэффициента нагрузки по напр жению транзисторов мостового инвертора. 3 ил. (ЛThe invention relates to electrical engineering, namely to converter technology, and can be used in secondary power sources. The purpose of the invention is to increase the reliability by decreasing the voltage applied to the transistors of the bridge inverter. The converter contains a bridge inverter 3, each arm of which is made in the form of a series-connected thyristor and a transistor, shunted by a reverse diode, a control system 4, made in the form of a series-connected master oscillator 21 and a phase splitter 22, circuits for controlling control pulses 24 and 28, phase shift block 26, amplifying-decoupling blocks 31, 32, 35, 36, 44, 46. Performing the power switch 2 reduces the dynamic losses. The execution of the control circuit of the power switch comprising two isolation circuits for locking pulses 37 and 38, the delay circuit 42, two amplifying and breaker nodes 44 and 46 provide a reduction in the load factor for the voltage of the bridge inverter transistors. 3 il. (L
Description
оо oo
ГСHS
елate
О)ABOUT)
Изобретение относитс к преобразовательной технике и может быть использовано в преобразовательных устройствах дл преобразовани напр жени первичного источника в переменное напр жение регулируемой величины.The invention relates to a converter technique and can be used in conversion devices for converting a voltage of a primary source into a variable voltage of a controlled value.
Цель изобретени - повьшение надежности путем уменьшени величины напр жени , прикладываемого к транзисторам мостового инвертора.The purpose of the invention is to increase reliability by reducing the amount of voltage applied to the transistors of the bridge inverter.
На фиг.1 представлена структурна схема преобразовател ; на фиг.2 - принципиальна схема мостового инвертора и силового ключа; на фиг.З - временные диаграммы, по сн ющие принцип работы преобразовател .Figure 1 shows a block diagram of a converter; 2 is a schematic diagram of a bridge inverter and a power switch; FIG. 3 shows timing diagrams explaining the principle of operation of the converter.
Преобразователь (фиг.1) содержит подключенный к источнику 1 питани через силовой ключ 2 мостовой инвертор 3, а также систему 4 управлени мостовым инвертором и блок 5 управлени силовым ключом.The converter (Fig. 1) contains a bridge inverter 3 connected to the power source 1 through the power switch 2, as well as the bridge inverter control system 4 and the power switch control unit 5.
Мостовой инвертор 3 (фиг.2) содержит плечи 6.1-6.4, выполненные в виде соединенных последовательно тиристоров 7.1-7.4 и транзисторов 8.1- 8.4, зашунтированных обратными диодами 9.1-9.4. Кроме того, параллельно каждому транзистору 8.1-8.4 включены цепочки 10.1-10.4 дл уменьшени динамических потерь, содержащие, например, соединенные последовательн конденсаторы 11.1-11.4 и диоды 12.1- 12.4, а также резисторы 13.1-13.4, включенные параллельно диодам 12.1- 12.4. Между источником 1 питани и мостовым инвертором 3 включен силовой ключ 2, выполненный в виде соединенных последовательно тиристора 14 и транзистора 15, зашунтированных обратным диодом 16, а параллельно транзистору 15 включена цепочка 17, содержаща конденсатор 18, диод 19 и резистор 20.Bridge inverter 3 (figure 2) contains shoulders 6.1-6.4, made in the form of series-connected thyristors 7.1-7.4 and transistors 8.1-8.4, shunted by reverse diodes 9.1-9.4. In addition, chains 10.1-10.4 are connected in parallel to each transistor 8.1–8.4 to reduce dynamic losses, including, for example, connected series capacitors 11.1–11.4 and diodes 12.1–12.4, as well as resistors 13.1–13.4 connected in parallel with diodes 12.1–12.4. Between the power source 1 and the bridge inverter 3, the power switch 2 is made in the form of a series-connected thyristor 14 and transistor 15, shunted by a reverse diode 16, and parallel to the transistor 15 is a chain 17 containing a capacitor 18, a diode 19 and a resistor 20.
Система 4 управлени (фиг.1) содержит соединенные последовательно задающий генератор 21, фазорасщепи- тель 22, один из выходов 23 которого св ван с входом первой 24 выделени управл ющих импульсов, а второй выход 25 св зан с входом фазо- сдвигающего блока 26, выход 27 которого св зан с входом второй схемы 28 выделени управл ющих импульсов, кажда из которых первыми выходами 29 и 30 подключена через усилительно- разв зывающие блоки 31 и 32 к управл ющим цеп м транзисторов мостовогоThe control system 4 (Fig. 1) contains a serially connected oscillator 21, a phase splitter 22, one of the outputs 23 of which is connected to the input of the first 24 selection of control pulses, and the second output 25 is connected to the input of the phase shifting unit 26, the output 27 of which is connected with the input of the second control pulse extraction circuit 28, each of which with the first outputs 29 and 30 is connected through the amplifier-isolating units 31 and 32 to the control circuits of the bridge transistors
5five
00
5five
00
5five
00
5five
00
5five
инвертора 3, а вторыми выходами 33 и 34 через усилительно-разв зывающие блоки 35 и 36 к управл ющим цеп м тиристоров мостового инвертора 3.the inverter 3 and the second outputs 33 and 34 through the amplifier-decoupling units 35 and 36 to the control circuits of the thyristors of the bridge inverter 3.
Блок управлени силовым ключом 2 (фиг.1) содержит две схемы 37 и 38 выделени запирающих импульсов, входами подключенные к первым выходам 29 и 30 схем 24 и 28 выделени управл ющих импульсов, схему 39 совпадени , реализующую логическую операцию 2И-НЕ входами 40 и 41 подсоединенную к выходам схем 37 и 38 выделени запирающих импульсов, а также схему 42 задержки , входом 43 подключенную к выходу схемы 39 совпадени и входу усилительно-разв зывающего узла 44, св занного с управл ющим входом транзистора 15 силового ключа 2. Выход 45 схемы 42 задержки подключен к усилительно-разв зывающему узлу 46, св занному с управл ющим входом тиристора 14 силового ключа 2.The control unit of the power switch 2 (Fig. 1) contains two locking pulses allocation circuits 37 and 38, inputs connected to first outputs 29 and 30 of control pulse extraction circuits 24 and 28, a matching circuit 39 implementing logic operation 2I-NO inputs 40 and 41 connected to the outputs of the locking pulses extraction circuits 37 and 38, as well as a delay circuit 42 connected to the output of the matching circuit 39 and the input of the amplifier-disconnecting node 44 connected to the control input of the power switch 2 transistor 15. 42 delays connected to amplifying node 46 connected to the control input of the thyristor 14 of the power switch 2.
Фазорасщепитель 22, схемы 24 и 28 выделени управл ющих импульсов, усилительно-разв зывающие блоки 31, 32, 35, 36, 44 и 46, фазосдвигающий блок 26, схемы 37 и 38 выделени запирающих импульсов и схема 42 задержки могут выполн тьс известными средствами .Phase splitter 22, control pulse extraction circuits 24 and 28, amplifying-decoupling units 31, 32, 35, 36, 44 and 46, phase shifting unit 26, locking pulse extraction circuits 37 and 38, and delay circuit 42 can be performed by known means.
Преобразователь работает следующим образом.The Converter operates as follows.
Задающий генератор 21 системы 4 управлени формирует на выходе напр жение 47 (фиг.З), которое поступает на вход фазорасщепител 22. При этом на выходах 23 и 25 фазорасщепител формируютс импульсные напр жени 48 и 49, поступающие с первых выходов 29 схемы 24 вьщелени управл ющих импульсов на вход усилительно-разв зывающего блока 31, на выходах которого формируетс переменное напр жение 50 дл управлени транзисторами 8.1 и 8.2. На вторых выходах 33 схемы 24 выделени управл ющих импульсов формируютс импульсы 51 и 52 управлени усилительно-разв зывающим блоком 35, на выходах которого формируетс переменное напр жение 53 дл управлени тиристорами 7.1 и 7.2, передний фронт которого задержан относительно переднего фронта импульсного напр жени 50 на величину т .The master oscillator 21 of the control system 4 forms the output voltage 47 (FIG. 3) at the output, which enters the input of the phase splitter 22. At the same time, at the outputs of the phase splitters 23 and 25, pulse voltages 48 and 49 are generated, coming from the first outputs 29 of the control circuit 24 pulses to the input of the amplifier-decoupling unit 31, the outputs of which generate an alternating voltage 50 for controlling transistors 8.1 and 8.2. At the second outputs 33 of the control pulse extraction circuit 24, the control pulses 51 and 52 of the amplifier-coupling unit 35 are generated, the outputs of which generate an alternating voltage 53 to control the thyristors 7.1 and 7.2, whose leading edge is delayed relative to the leading edge of the pulse voltage 50 on value t.
Величина задержки Г выбираетс такой,чтобы проводивший ранее ток транзистор успел перейти из режимаThe magnitude of the delay G is chosen such that the current conducting transistor has managed to switch from the mode
- 313- 313
насыщени в режим отсечки до того, как будет открыт очередной тиристор. Благодар этому исключаетс возможность протекани сквозного тока по цепи 6.1-6.2, Такой алгоритм переключени транзисторов и тиристоров в плечах одной стойки мостового инвертора обеспечивает минимальные динамические потери в транзисторах при их включении, так как транзисторы переход т из режима отсечки в режим насыщени при коллекторном токе, равном нулю, а пропускать ток начинают через врем -г, , Динамические потери в плече мостового инвертора оказываютс полностью локализованными в тиристорах. Выключение тиристоров достигаетс за счет уменьшени величины тока, протекающего в них, с помощью транзисторов до значени менее тока удержани В этом случае через врем , равное времени восстановлени запирающих свойств тиристоров, последние восстанавливают свои запирающие свойства и переход т в состо ние с большим внутренним сопротивлением.saturation in cutoff mode before the next thyristor is opened. Due to this, the possibility of the flow of through current through the circuit 6.1-6.2 is excluded. Such an algorithm for switching transistors and thyristors in the shoulders of one rack of the bridge inverter provides minimal dynamic losses in the transistors when they are turned on, since the transistors go from cut-off to saturation mode at collector current, equal to zero, and the current flow through time -g, Dynamic losses in the shoulder of the bridge inverter are completely localized in the thyristors. Turning off the thyristors is achieved by reducing the amount of current flowing in them using transistors to a value less than the holding current. In this case, after a time equal to the recovery time of the thyristor locking properties, the latter restore their locking properties and go into a state with high internal resistance.
В преобразователе с целью умень- щени напр жени на запертых транзисторах мостового инвертора обеспечиваетс такой режим работы тиристоров и транзисторов мостового инвертора, когда в моменты их выключени (например , выключение тиристора 7.1 и транзистора 8,1 происходит в момент t,, а выключение тиристора 7.2 и транзистора 8.2 - в момент t,;) на врем 7 с помощью силового ключа 2 (диаграмма 54) снимаетс напр жение с мостового инвертора. При зтом длительность должна быть не менее времени восстановлени запирающих свойств тиристоров . В этом случае одновременно начинают запиратьс транзистор инвертора (например, 8.1) и транзистор 15 силового ключа 2. При этом величина напр жени , прикладываемого к транзистору мостового инвертора, значительно меньше величины напр жени источника питани ввиду того, что транзистор 15 заперт и величина напр жени , прикладываемого к транзисторам мостового инвертора, определ етс только величиной сопротивлени цепочки 17 во врем зар да конденсатора 18. Подбором параметров цепочки можно обеспечить величину напр жени на запертом транзисторе в единицы вольт. При этом нат1р жение, до которого зар жаютс In the converter, in order to reduce the voltage on the locked transistors of the bridge inverter, the operation of the thyristors and transistors of the bridge inverter is ensured when at the time of their switching off (for example, turning off the 7.1 thyristor and 8.1 transistor occurs at time t, and turning off the thyristor 7.2 and transistor 8.2 — at time t ,;) at time 7 with the help of a power switch 2 (diagram 54) the voltage is removed from the bridge inverter. In this case, the duration must be no less than the recovery time of the thyristor locking properties. In this case, the inverter transistor (for example, 8.1) and the transistor 15 of the power switch 2 simultaneously begin to be locked. In this case, the voltage applied to the bridge inverter transistor is significantly less than the voltage of the power supply, since the transistor 15 is locked and the voltage applied to the transistors of the bridge inverter is determined only by the value of the resistance of the chain 17 during the charging of the capacitor 18. By selecting the parameters of the chain, it is possible to provide the magnitude of the voltage on the locked transis torus to volt units. In this case, the tension that is charged to
ЬB
560560
конденсаторы 11,1-11.4 цепочек поддерживаетс неизменным в течение всего запертого состо ни транзисторов мостового инвертора.The capacitors 11.1-11.4 of the chains are kept constant throughout the entire locked state of the bridge inverter transistors.
Регулирование выходного напр жени в мостовом инверторе обеспечиваетс за счет введени нулевой паузы в кривую выходного напр жени путемRegulation of the output voltage in the bridge inverter is provided by introducing a zero pause in the output voltage curve by
Q фазового регулировани моментами управлени плечами 6.3 и 6.4 относительно моментов управлени плечами 6.1 и 6.2. С этой целью напр жение 49 управлени поступает на фазосдвигаю5 щий блок, работа которого по сн етс диаграммами 55 и 56. На выходе 27 фазосдвигающего блока 26 формируетс напр жение 57, задержанное относительно напр жени 48 на величину углаQ phase control of the control of the shoulders 6.3 and 6.4 relative to the control of the shoulders 6.1 and 6.2. For this purpose, the control voltage 49 is supplied to the phase-shifting unit, whose operation is illustrated by diagrams 55 and 56. At the output 27 of the phase-shifting unit 26, a voltage 57 is formed, which is delayed relative to the voltage 48 by the angle
0 регулировани f/ . На выходе усилитель- но-разв зываю1цего блока 32 при этом формируетс переменное напр жение 58 управлени транзисторами 8.3 и 8.4, а на выходах усилительно-разв зываюЬ щего блока 36 - переменное напр жение 59 управлени тиристорами 7.3 и 7.4, передний фронт которого задержан относительно переднего фронта импульсного напр жени 58 на величину Т, .0 adjustment f /. At the output of the block 32, an alternating voltage 58 of the transistor control 8.3 and 8.4 is generated, and the outputs of the amplifier-decoupling block 36 are an alternating voltage 59 of the thyristor control 7.3 and 7.4, the leading front of which is delayed relative to the front of the pulse voltage front 58 by the value of T,.
0 В моменты выключени транзисторов (моменты t и t,) 8.3 и 8.4 с помощью силового ключа 2 на врем V снимаетс , как это происходит с транзисторами 8,1 и 8.2, напр жение с мостоg вого инвертора. За счет этого на запертых транзисторах 8.3 и 8.4 обеспечиваетс величина напр жени не более нескольких вольт. Дл запирани силового ключа 2 в моменты пере0 ключени транзисторов мостового инвертора формируютс импульсы 60 длительностью i . Эти импульсы формируютс на выходах схем 37 и 38 вьщеле- ни запирающих импульсов и после сум5 мировани в схеме 39 поступают в виде импульсов 61 на вход усилительно- разв зывающего узла 44, св занного с управл ющими входами транзистора 15 силового ключа 2, а также на схему0 At the moments when the transistors are turned off (moments t and t,) 8.3 and 8.4 using the power switch 2 for the time V is removed, as is the case with transistors 8.1 and 8.2, the voltage is removed from the bridge inverter. Due to this, the locked transistors 8.3 and 8.4 provide a voltage of no more than a few volts. To lock the power switch 2 at the moments of switching of the bridge inverter transistors, pulses 60 of duration i are formed. These pulses are generated at the outputs of the circuits 37 and 38 at the end of the locking pulses and, after summation, in the circuit 39 arrive in the form of the pulses 61 at the input of the amplifier-breaker node 44 associated with the control inputs of the transistor 15 of the power switch 2, as well as scheme
Q задержки и с нее на усилительно-разв зывающий узел 46, св занный с управл ющими входами тиристора 14 силового ключа 2.Q delay and from it to the amplifier-decoupling node 46 associated with the control inputs of the thyristor 14 of the power switch 2.
Введение задержки между моментомIntroducing a delay between the moment
c отпирани транзистора 15 и тиристора 14 позвол ет свести до минимума величину динамических потерь в транзисторе 15 силового ключа 2 при его включении либо транзистор 15 переходит из режима отсечки в режим насыщени при нулевом значении коллекторного тока. Все динамические потери при включении силового ключа 2 локализованы в тиристоре 14, Дл уменьшени динамических потерь в транзисторе 15 при выключении силового ключа 2 установлена цепочка 17. Возврат реактивного тока нагрузки в первичный источник обеспечиваетс обратными диодами 9.1-9.4, а также обратным диодом 16 силового ключа 2,C unlocking the transistor 15 and the thyristor 14 allows minimizing the dynamic losses in the transistor 15 of the power switch 2 when it is turned on, or the transistor 15 switches from cut-off mode to saturation mode at zero collector current. All dynamic losses when the power switch 2 is turned on are localized in the thyristor 14. To reduce the dynamic losses in the transistor 15, when the power switch 2 is turned off, a chain 17 is installed. The reactive load current is returned to the primary source as well as by the reverse diode 16 of the power switch 2,
Изобретение позвол ет существенно повысить надежность преобразовательной установки за счет уменьщени коэффициента нагрузки по напр жению транзисторов мостового инвертора. Помимо уменьшени напр жени на транзисторах инвертора путем запирани силового ключа в моменты переключени транзисторов инвертора, силовой ключ одновременно может быть использован в качестве исполнительного органа быстродействующей системы защит инвертора от перегрузок и регулировани выходного напр женрт 62.The invention makes it possible to significantly increase the reliability of the converter installation by reducing the load factor of the voltage of the bridge inverter transistors. In addition to reducing the voltage on the inverter transistors by locking the power key at the moments of switching the inverter's transistors, the power switch can be simultaneously used as the executive body of the high-speed protection system of the inverter against overloads and controlling the output voltage 62.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU864087322A SU1372560A1 (en) | 1986-07-14 | 1986-07-14 | D.c. to a.c. voltage converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU864087322A SU1372560A1 (en) | 1986-07-14 | 1986-07-14 | D.c. to a.c. voltage converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1372560A1 true SU1372560A1 (en) | 1988-02-07 |
Family
ID=21245127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU864087322A SU1372560A1 (en) | 1986-07-14 | 1986-07-14 | D.c. to a.c. voltage converter |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1372560A1 (en) |
-
1986
- 1986-07-14 SU SU864087322A patent/SU1372560A1/en active
Non-Patent Citations (1)
| Title |
|---|
| Глазенко Т.А. Тиристорные преобразователи частоты с искусственной коммутацией. - Сб. докладов ЛДНТП, т. 11,1966. Авторское свидетельство СССР № 1058018, кл. Н 02 М 7/5387, 1983. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Sirisukprasert | Optimized harmonic stepped-waveform for multilevel inverter | |
| US4697131A (en) | Voltage source inverter and variable frequency, constant voltage AC motor drive embodying the same | |
| Schwarz | A doublesided cyclo-converter | |
| SU1372560A1 (en) | D.c. to a.c. voltage converter | |
| SU1418874A1 (en) | Converter unit | |
| SU1737679A1 (en) | Method of control over voltage inverter | |
| Teja et al. | Multi-level inverter with reduced switch count and DC source | |
| EP0055684B1 (en) | Inverter with individual commutation circuit | |
| US3510751A (en) | Naturally sampled quad pulse width modulated inverter | |
| JP2000287453A (en) | Multiplex power converter | |
| SU1555788A1 (en) | Voltage inverter | |
| SU1552313A1 (en) | Static frequency converter | |
| SU603074A1 (en) | Direct frequency converter with artificial switching of thyristors | |
| SU1173498A1 (en) | Method of controlling the two circuit generator of switching pulses | |
| SU1248510A1 (en) | Gate unit | |
| SU838973A1 (en) | Thyristorized inverter | |
| SU611279A1 (en) | Direct frequency converter with artificial switching of thyristors | |
| SU1150711A1 (en) | Frequency converter | |
| SU1626367A1 (en) | Switch | |
| SU1471269A1 (en) | Self-excited voltage inverter | |
| RU2084073C1 (en) | Parallel inverter control device | |
| SU1275710A1 (en) | Three-phase thyristor inverter | |
| SU1699356A3 (en) | Device for commutation of ac load | |
| SU1415381A1 (en) | Device for controlling thyristor pulse-width converter | |
| SU1058018A1 (en) | D.c. voltage converter |