SU1361713A1 - След щий аналого-цифровой преобразователь - Google Patents
След щий аналого-цифровой преобразователь Download PDFInfo
- Publication number
- SU1361713A1 SU1361713A1 SU853960011A SU3960011A SU1361713A1 SU 1361713 A1 SU1361713 A1 SU 1361713A1 SU 853960011 A SU853960011 A SU 853960011A SU 3960011 A SU3960011 A SU 3960011A SU 1361713 A1 SU1361713 A1 SU 1361713A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- analog
- input
- inputs
- outputs
- digital
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к измерительной технике, предназначено дл измерений амплитуд широкополосных динамических сигналов и позвол ет рас- ширить диапазон допустимых скоростей изменени входных сигналов. Дл этого в преобразователь, содержащий.тактовый генератор 5, N-разрйдный накапливающий сумматор 7, двупол рный цифг- роаналоговый преобразователь 8, аналого-цифровой преобразователь 1 разностного сигнала (АЦПР), введен инвертор 6, а АЦПР выполнен на М параллельных К разр дных аналого-цифровых преобразовател х 2, аналоговых сумматорах 4, блоке 3 адаптации, масштабирующем усилителе 9. При этом т-й аналоговый сумматор 4 имеет по первому и второму входам коэффициенты передачи , равные соответственно и +2 1-1П а по третьему входу - единичный коэффициент передачи, где m 1,2,.,,,МиМ K+i-K.l з.п. ф-лы,3кл I (Л
Description
1
1361
Изобретение относитс к измери- тельной технике и предназначено дл измерений амплитуд широкополосных динамических сигналов.
Цель изобретени - расширение диа пазона допустимых скоростей измене- НИН входного сигнала.
На фиг. 1 изображена функциональ на схема устройства; на фиг. 2 вариант функциональной схемы блока адаптации; на фиг. 3 - временные диаграммы , по сн ющие работу устройст- ва.
Устройство содержит аналого-цифровой преобразователь (АЦП) 1 разностного сигнала, содержащий К-раз- р дные АЦП 2.1 - 2.М, блок 3 адаптации , аналоговые сумматоры 4.1 - 4.М, тактовый генератор 5, инвертор 6, накапливаюцщй сумматор 7, цифроаналоговый преобразователь (ЦАП) 8 (N- paзp дный, двухпол рный масштабирующий усилитель 9.
Блок 3 адаптации содержит М+1 посто нных запоминающих устройств (ПЗУ) 10.1 - 10.М+1, при этом каждый т-ана логовый сумматор 4 по второму и третьему входам имеет козффициенты Передачи, равные соответственно -2 и +2, и по первому входу -
единичный коэффициент передачи, где m 1,2,...., а количество АЦИ М выбирают следующим образом МбР и М W-K+1, где К и Р - числа разр дов АЦП и младших разр дов ПЗУ соответственно . В одном варианте довый блок адаптации содержит М ПЗУ. Устройство работает следующим об- .разом. I .
На первые два входа всех М аналоговых сумматоров поступают измер е- . мый сигнал Uiclt) и компенсируюш;ий сигнал ,(t;) двухпол рного ЦАП 8, вл ющийс аналоговым эквивалентом кода S(t ., ) накапливающего сумматора , а на третьи входы поступает выходной сигнал UQ масштабирующего усилител , равный половине напр жени UQ источника опорного сигнала, определ ющего величину амплитудного диапазона каждого из М идентичных К-разр дных АЦП.Амплитудные диапазоны UQI входных сигналов параллельных К-разр дных АЦП св заны с амплитудным диапазоном ±U устройства через параметры N и К следующим соотношением Uon /±Uj-2 .
13 -2
Схема каждого из М трехвходовых сумматоров построена таким образом, что по входу суммировани усилител
. т-го аналогового сумматора дл его.
третьего входа образован делитель из
резисторов сопротивлением R и R, , дл его второго входа - делитель из резисторов сопротивлением
-Н, и R,, а по входу вычитани операционного усилител входное сопротивление равно { сопротивление обратной св зи равно R, что обеспечивает по второму и третьему
5 входам т-го аналогового сумматора коэффициенты передачи, равньге соответственно - и а по первому входу - единичнь1й коэффициент передачи. Соответственно,выходной
0 сигнал ) m-ro аналогового сумматора равен )-Uu,o(n( t Л/2
+ Uon/2.
Такое смещение сигнала LU,i(t)
- и
цап
(t)l/2
m-i
на величину, рав
5
5 ную половине амплитудного диапазона
UQ К-разр дного АЦП 2.т, обеспечи- вает как измерение двухпол рных раз- ностных сигналов . EUx(t) - Um,(t)J/2 , так и представление
0 цифровых эквивалентов х (t- ) на его выходе в виде двоичных чисел со знаком в старшем К-м разр де, так как в этом случае К-й разр д несет информацию не о величине, а о пол рности разностного сигнала.
Таким образом, така схема, содержаща М К-разр дных АЦП с одинаковыми амплитудными диапазонами Ug входных сигналов обеспечивает измере-
0 ние двухпол рных разностных сигналов с представлением цифровых эквивалентов в виде двоичных чисел со знаком и обеспечивает М измерительных каналов с различными приведенными к вхо-
g дам аналоговых сумматоров амплитудными диапазонами от iUop/2 в первом канале до ±(/2} 2 - 1 М-М канале, что позвол ет получать достоверные, т.е. без динамической
Q погрешности, результаты измерений в широком диапазоне скоростей изменени измер емого сигнала вплоть до величины , где f - частота импульсов тактового генератора.
gg Кроме того, схема реализуетс на стандартных микросхемах АЦП, так как она или предполагает дифференциальную нелинейность К-разр дного преобразовател с амплитудными диапазона-
ми Ugj, ВО много раз меньше величи Hbij:Uon/2 , или же допускает входное напр жение его компараторов во много раз больше величины и , в то врем как стандартна микросхема, например, шестиразр дного параллель- ного АЦП имеет дифференциальную нелинейность не лучше ± U , а величина дифференциального входного напр жени его компараторов, больша чем величина напр жени U +0,7 В,выводит схему из стро .
Поскольку выходной результат X (t| ) m-ro параллельного АЦП вл етс цифровым эквивалентом разностного сигнала и,(ti)-Uy,gn(t; ) очевидно, чтобы получить цифровой эквивалент сигнала ± U(t; ) - и цап (t; )J , необходимо двоичное число x(t; ) умножить на коэффициент масштабировани т-го канала , что осуществл етс блоком адаптации, на групповые входы которого поступают М К-разр дных двоичных результатов , полученных в момент t; при измерении одного и того же разностного сигнала, только поделенного аналоговыми сумматорами на соответствующие коэффициенты , где m 1,2,.,., М. С целью эффективного умножени с минимальными задержками (не более дес тков не), а также обеспечени регул рной структуры блока адаптации, который кроме функции умножени также выполн ет операции декодировани и коммут ации двоичных К-разр дных чисел, используетс таб- личньш способ умножени , что вл етс целесообразным, так как получаютс таблицы умножени с небольшим числом произведений, В пг-м ПЗУ содержимое младших разр дов J-и чейки равно результату от перемножени двоичного кода коэффициента на код адреса этой j-й чейки, интепретируе- мому как К-разр дное двоичное число со знаком в старшем разр де, причем произведени положительных чисел представлены пр мым, а произведени отрицательных чисел - дополнительным N-разр дным двоичным кодом числа со знаком.
Содержимое Р старших разр дов кажг дои чейки т-го ПЗУ равно двоичному коду числа т-1, т.е. коду показател степени коэффициента масшта(5ировани 2 . Запрограммированное таким образом т-е ПЗУ включаетс в блок адагг
тации как т-е ПЗУ произведений 10 т, где ш 1,2,...,М.
Так как коэффициенты делени раз ностного сигнала± и (t;) - U (t,) кратны степени двойки, то равный единице (К-1)-й разр д в коде в случае Uy(t; )-Uцg„(t; ) О или равный нулю (К-1)-й разр д в коде
0 .. (;) в U,(t;)-U(t, соответствует перегрузке по амплитудному диапазону в т-м канале, т.е.если сигнал , Зидп/4 или сигнал и , и„„
5 или соответственно. Следова-- тельно, путем анализа значений знако-- вого разр да и (К-1)-го разр да в каждом из М результатов, полученных в момент tj по М каналам параллель-
0 но, просто определить тот канал, который не перегружен по амплитудному диапазону и имеет минимальный приведенный ко входам аналоговых сумматоров амплитудный диапазон из всех
5 неперегруженных по амцпитудному диа- пазону каналов.
Такую функцию декодировани номера канала выполн ет М+1-е ПЗУ блока адаптации. Например, . в первом ва0 рианте (фиг,2) ПЗУ управлени вл етс преобразователем М-разр дного унитарного кода числа со знаком в код 1 из м. Поскольку увеличение .амплитудного диапазона измерительноg го канала при неизменном числе К разр дов параллельного АЦП приводит также к увеличению погрешности квантовани , приведенна к входу т-го аналогового сумматора величина кото-
0
рой равна +(и„/2) -2 , то выбором результатов x,(tj ) канала обеспечиваетс , во-первых, достоверный результат измерени , так как зтот канал не. перегружен по амплитудному
g диапазону и, соответственно, в результате измерени отсутствует ди- . намическа ошибка, а во-вторых,этот результат получен с минимальной (дл данной на интервале t, - t ,, скорое-
Q ти измер емого сигнала) погрешностью квантовани 1 () 2 , так как канал имеет минимальный амплитудный диапазон из всех неперегруженных по амплитудному диапазону каналов.Таким образом, така схема обеспечивает оптимальную по метрологическим характеристикам адаптацию скорости слежени устройства к скорости изменени измер емого сигнал U, (t).
Результаты измерений x,(t;) .- X,(L;) адресуют в чейки ПЗУ 10.1 - 1L),M, содержимое N младших разр дов которых равно х (t; ) 2°.-x(t;) , а содержимое Р старших разр дов равно двоичному коду чисел О - M-l, соответственно . Однако выходной код M+l-го ПЗУ разрешает выборку содер-
жимого только одного из первых М ПЗУ, 10 литудному диапазону каналов. Этот ре-
в результате чего на первые выходы блока адаптации поступает код N(t;) , равный Xj,(t; ) , а на его вторые выходы - код Р (t;), равный У-1,Вьгзультат 3Ci,(t ;) умножаетс в блоке адаптации на коэффициент 2 « этого. канала Y и код N(t;)s равный u( fc, ) 2 ° и эквивалентный сип
ходной-код N(t; ) блока адаптации 15 налу (t;) - Uu,qn (t,) t (t; ), суммируетс с содержимым S(t;, ) на- поступает с первых выходов блока
адаптации на входы накапливающего сумматора, где суммируетс с его содержанием s(t,-, ).
ш,его сумматора. В соответствии -с. ко- 20 В момент t передним фронтом про-
инвертированного импульса тактового генератора результат суммировани S(t ) S(t;., ) + N(t; ) заноситс
каплив ающего сумматора и в момент t( результат S(t;) -S(t ;, ) + N(t-) заноситс в аккумул тор накапливаю- ш,его сумматора. В
дЬм S(t| ) сигнал ) к моменту t;Vi устанавливаетс равным U(t;)± i(tj), где 6(t) - погрешность измерени , не превьшающа величины (и„/2.). .25
Представление результатов N(t ) на выходе блока адаптации в виде пр мых и дополнительных двоичных кодов соответственно положительных , и отрицательных чисел позвол ет one- 30 маетс с первых выходов устройства.
в аккумул тор накапливающего сумматора и с его выходов поступает на входы двухпол рного ЦДЛ. В соответствии с кодом S(t ) сигнал Uцo,г,(t, ) У танавливаетс равным U)((tj )i fCt,). Также, в момент t ;, код S(t ) снирации суммировани и операции вычитани выполн ть посредством только операции суммировани , требующей наличи накапливающего сумматора-вы- читател , т.е. АЛУ-процессора, а способность двухпол рного ЦА11 обра- батывать такие двоичные числа со знаком обеспечивает компенсацию зна-. копеременных приращений входного сигнала Uy(t) во всем амплитудном диапазоне ±U устройства.
В момент t, код S(t;), эквивалентный сигналу U(t;} ±6(t.) снимаетс с первых выходов устройства, а с вторых его выходов снимаетс код P(t. ) который несет информацию о величине погрешности, с которой получен результат измерений S(tJ). Например, временные диаграммы на фиг. 3 иллюстрируют работу такого трехканального устройства при измерении импульсного сигнала U(t). В моменты t- передним фронтом импульса G стробируетс пам ть компараторов
а с вторых его выходов снимаетс код P(ti ), несущий информацию о величине погрешности, с которой получен результат S(t; ), вл ющийс цифровым 35 эквивалентом сигнала Uj((t;).
Например, в момент t, результат получен с точностью ±() «2°,так как все три канала не перегружены
40 по скорости слежени , в момент t, - с точностью ± () 2 так как первый и второй каналы перегружены по скорости слежени , в момент t, - с точностью () -2 , так как
45 первый канал имеет перегрузку по скорости слежени и т.д. Несмотр на то, что, например, в момент t, погрешность квантовани в четыре ра- за больше погрешности квантовани
5Q N-разр дного устройства, относительна погрешность измерени разностного сигнала U(tj.) -Uцд„(t) не пре- вьш1ает относительной погрешности пер вого канала, приведенной к середине
каждого из трех параллельных К-раз- 55 амплитудного диапазона/± , р дных А1ДП и в трех измерительных каналах получаютс результаты измерений Xj (t ;),... ,X.,(t; ) разностных СИГ
налов 5-tU,(t; )-ицс.п (ti )1/2°
так как в момент t величина сигна ла U(t.2 )-Um,(t.2) также по меньшей мере в четыре раза больше величины Uon/4.
...;и, (t; ) - и,„(;)/2.
Из трех результатов x,(t; ),..., X (t|) в блоке адаптации выбираетс один результат ) того канала Y, который не перегружен по амплитудному диапазону (скорости слежени ) и имеет минимальный амплитудный диапазон из всех неперегруженных по амп-
маетс с первых выходов устройства.
в аккумул тор накапливающего сумматора и с его выходов поступает на входы двухпол рного ЦДЛ. В соответствии с кодом S(t ) сигнал Uцo,г,(t, ) У танавливаетс равным U)((tj )i fCt,). Также, в момент t ;, код S(t ) сниа с вторых его выходов снимаетс код P(ti ), несущий информацию о величине погрешности, с которой получен результат S(t; ), вл ющийс цифровым 35 эквивалентом сигнала Uj((t;).
Например, в момент t, результат получен с точностью ±() «2°,так как все три канала не перегружены
40 по скорости слежени , в момент t, - с точностью ± () 2 так как первый и второй каналы перегружены по скорости слежени , в момент t, - с точностью () -2 , так как
45 первый канал имеет перегрузку по скорости слежени и т.д. Несмотр на то, что, например, в момент t, погрешность квантовани в четыре ра- за больше погрешности квантовани
5Q N-разр дного устройства, относительна погрешность измерени разностного сигнала U(tj.) -Uцд„(t) не пре- вьш1ает относительной погрешности первого канала, приведенной к середине
55 амплитудного диапазона/± ,
амплитудного диапазона/± ,
так как в момент t величина сигнала U(t.2 )-Um,(t.2) также по меньшей мере в четыре раза больше величины Uon/4.
7 ,13
Claims (2)
- Формула изобретени I . След щий аналого -цифровой преобразователь , содержащий последова- тельно соединенные аналого-цифровой преобразователь разностного сигнала, накапливающий сумматор, цифроанало- говый преобразователь, выход которого соединен с первым входом аналого- цифрового преобразовател разностно- го сигнала, второй вход которого вл етс входной шиной, а третий вход соединен с выходом тактового генератора , выходы накапливающего суммато ра вл ютс первой выходной шиной, отли ч ающи йс тем, что, с целью расширени диапазона допустимых скоростей изменени входного сигнала, введен инвертор, выход которого соединен с тактовым входом на- капливающего сумматора, вход соединен с выходом тактового генератора и вл етс второй выходной шиной, третьей выходной шиной вл ютс вторые выходы аналого-цифрового преобра- зовател разностного сигнала, выполненного на М аналого-цифровых преобразовател х , М аналоговых сумматорах, блоке адаптации, масштабирующем усилителе , вход которого объединен пер- выми входами.аналого-цифровых преобразователей , аналоговых сумматоров и вл етс шиной опорного сигнала, а выход соединен с вторыми входами аналоговых сумматоров, третьи и чет- вертые входы которых соответственно- объединены и вл ютс вторым и третьим входами аналого-цифрового8преобразовател разностного сигнала, третьим входом которого вл ютс объединенные вторые входы аналого- цифровых преобразователей, третьи входы которых соединены с выходами соответствующих аналоговых сумматоров , а выходы соединены с соответствующими группами входов блока адаптации , первые и вторые выходь которо го вл ютс первыми и вторыми выходами аналого-цифрового преобразователразностного сигнала.I
- 2. Преобразователь по п.I, о т - личающийс тем, что блок адаптации выполнен на (М+1)-м посто нном запоминающем устройстве N- младших и Р-старших разр дов, М посто нных запоминающих устройств соответственно объединены и вл ютс первыми и вторыми выходами блока адаптации соответственно, входы разрешени выборки соединены с соответствующими выходами (М+1)-го посто нного запоминающего устройства, вход разрешени выборки которого вл етс шиной логической единицы,.первый адресный вход которого объединен с К-м адресным входом первого посто нного запоминающего устройства, а с второго по Hй объединены с соответствующими (К-1)-ми адресными входами с второго по М-й посто нных запоминающих устройств , адресные входы посто нных запоминаюпщх устройств с первого по М-и вл ютс входами соответствующих групп блока ад аптации.tit, it if ijt } tst s tft s iitr titfи„u,, -Редактор П.ГерешиСоставитель И.Романова Техред М.ДидыкЗаказ 6303/56 Тираж 900ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д.4/5Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 4Корректор И.Муска
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853960011A SU1361713A1 (ru) | 1985-08-27 | 1985-08-27 | След щий аналого-цифровой преобразователь |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853960011A SU1361713A1 (ru) | 1985-08-27 | 1985-08-27 | След щий аналого-цифровой преобразователь |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1361713A1 true SU1361713A1 (ru) | 1987-12-23 |
Family
ID=21199632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853960011A SU1361713A1 (ru) | 1985-08-27 | 1985-08-27 | След щий аналого-цифровой преобразователь |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1361713A1 (ru) |
-
1985
- 1985-08-27 SU SU853960011A patent/SU1361713A1/ru active
Non-Patent Citations (1)
Title |
---|
Балакай В.Г. и др. Интегральные схемы АЦП и ЦАП. М.: Энерги ,1978. Преобразователи информации в ана- лого -цифровых вычислительных устрой - ствах и системах. Под ред. Г.М.Петрова. М.: Машиностроение, 1973, с. .256, рис.100. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0698315B1 (en) | Algorithmic a/d converter with digitally calibrated output | |
US3879724A (en) | Integrating analog to digital converter | |
US5841384A (en) | Non-linear digital-to-analog converter and related high precision current sources | |
US4580126A (en) | Method of testing analog/digital converter and structure of analog/digital converter suited for the test | |
EP0483846B1 (en) | Analog-to-digital converter circuit | |
US4490713A (en) | Microprocessor supervised analog-to-digital converter | |
SU1361713A1 (ru) | След щий аналого-цифровой преобразователь | |
US3984669A (en) | Fully digital spectrum analyzer using time compression and Discrete Fourier Transform techniques | |
US4210903A (en) | Method for producing analog-to-digital conversions | |
US4851844A (en) | D/A converter with switched capacitor control | |
Lygouras | Nonlinear ADC with digitally selectable quantizing characteristic | |
US6154159A (en) | Electronic sampling circuit | |
SU1336237A1 (ru) | Аналого-цифровой преобразователь | |
JPS5847327A (ja) | アナログ−デイジタル変換器 | |
SU1336236A1 (ru) | Двухтактный аналого-цифровой преобразователь | |
SU1661998A1 (ru) | След щий аналого-цифровой преобразователь | |
SU1188890A1 (ru) | Устройство аналого-цифрового преобразовани | |
SU1109768A1 (ru) | Устройство дл определени формы случайного сигнала | |
SU822060A1 (ru) | Компенсационный анализатор гармо-НиК | |
SU1619198A1 (ru) | Устройство дл измерени модул коэффициента передачи четырехполюсников | |
SU1145299A1 (ru) | Кодоуправл емый фазовращатель | |
SU1555882A2 (ru) | Устройство дл контрол качества цифрового сигнала | |
JP3502880B2 (ja) | D/a変換器のテスト方法及びテスト装置 | |
JPS60185429A (ja) | Da変換器における直線性誤差補正回路 | |
SU1043667A1 (ru) | Устройство дл определени средней мощности случайных сигналов |