SU1354429A1 - Discriminator of clock unit - Google Patents

Discriminator of clock unit Download PDF

Info

Publication number
SU1354429A1
SU1354429A1 SU853931917A SU3931917A SU1354429A1 SU 1354429 A1 SU1354429 A1 SU 1354429A1 SU 853931917 A SU853931917 A SU 853931917A SU 3931917 A SU3931917 A SU 3931917A SU 1354429 A1 SU1354429 A1 SU 1354429A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
channel
inputs
information
clock
Prior art date
Application number
SU853931917A
Other languages
Russian (ru)
Inventor
Александр Михайлович Парамонов
Original Assignee
Московский Электротехнический Институт Связи
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский Электротехнический Институт Связи filed Critical Московский Электротехнический Институт Связи
Priority to SU853931917A priority Critical patent/SU1354429A1/en
Application granted granted Critical
Publication of SU1354429A1 publication Critical patent/SU1354429A1/en

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Изобретение .относитс  к электросв зи и повышает помехоустойчивость. Устр-во содержит М блоков 1 обработки входного сигнала, М-канальный блок выборки и запоминани  (БВЗ) 2, М-канальный блок 5 задержки, М-канальный формирователь импульсов записи . (ФИЗ) 6. Вновь введены дополнительные М-канальные БВЗ 3 и ФИЗ 7, а также блок 4 вычитани . Каждый из М блоков 1 содержит резонансный коммутируемый у-ль 8, линейньш детектор 9 и БВЗ 10. 1 з.п. ф-лы, 2 ил. с 00 ел ю ;оThe invention relates to telecommunications and increases noise immunity. The device contains M input processing units 1, M-channel sampling and storage unit (BVZ) 2, M-channel delay unit 5, M-channel recording pulse generator. (FIZ) 6. The additional M-channel BVZ 3 and FIZ 7, as well as block 4 subtraction, are newly introduced. Each of the M blocks 1 contains a resonant switched-al 8, a linear detector 9 and BVZ 10. 1 Cp f-ly, 2 ill. from 00 ate; o

Description

Изобретение относитс  к электросв зи и может использоватьс  в устройствах тактовой синхронизации синхронных систем радиосв зи с дискретными частотно-манипулированными сигналами .The invention relates to telecommunications and can be used in clock synchronization devices of synchronous radio communication systems with discrete frequency-manipulated signals.

Цель изобретени . - повышение помехоустойчивости .The purpose of the invention. - increase noise immunity.

На фиг. 1 представлена структурна  электрическа  схема дискриминатора устройства тактовой синхронизации на фиг. 2 - временные диаграммы сигналов , по сн ющие работу дискриминатора .FIG. 1 shows the structural electrical circuit of the discriminator of the clock synchronization device in FIG. 2 - time diagrams of signals, explaining the operation of the discriminator.

Дискриминатор устройства тактовой синхронизации содержит М блоков 1 обработки входного сигнала, М-каналь- ный блок 2 выборки и запоминани , дополнительный М-канальный блок 3 выборки и запоминани , блок 4 вычитани , М-канальный блок 5 задержки, М-канальный формирователь 6 импульсов записи, дополнительный М-канальный формирователь 7 импульсов записи.The discriminator of the clock synchronization device contains M input processing units 1, M-channel sampling and storage unit 2, additional M-channel sampling and storage unit 3, subtraction unit 4, M-channel delay unit 5, M-channel driver 6 pulses recording, optional M-channel driver 7 write pulses.

Каждый из М блоков обработки 1 входного сигнала содержит резонансный коммутируемый усилитель 8, линейный детектор 9 и блок 10 выборки и запоминани  .Each of the M processing units 1 of the input signal contains a resonant switched amplifier 8, a linear detector 9, and a sampling and storage unit 10.

Дискриминатор устройства тактовой синхронизации работает следующим образом .The discriminator device clock synchronization works as follows.

Рассмотрим работу дискриминатора устройства тактовой синхронизации дл  слугш  (при котором блоки 1 обработки условно названы первым блоком обработки и вторым блоком обработки ) .Consider the operation of the discriminator of the clock synchronization device for servants (in which the processing units 1 are conventionally called the first processing unit and the second processing unit).

Входной дискретньй частотно-мани- пулированный (ДЧМ) сигнал (фиг.2а), частотные элементы которого дл  случа  имеют значени  частот fThe input discrete frequency-manipulated (DFM) signal (Fig. 2a), the frequency elements of which for the case have the values of the frequencies f

и f, поступает (фиг.1) на информационные входы М блоков 1 обработки (дл  случа  - на информационные входы первого и второго блоков обработки ) и соответственно на информационные входы резонансных коммутируемых усилителей 8. При этом с соответствующих выходов устройства тактовой синхронизации (не показано), составной частью которого  вл етс  .предлагаемый дискриминатор устройства тактовой синхронизации, на входы Запись и Гашение колебаний М.блоков 1 обработки подаютс  з Т1равл ющие сигналы (фиг.2к ил), которые поступают на управл ющие входы соответст0and f, enters (FIG. 1) to the information inputs M of the processing units 1 (for the case, to the information inputs of the first and second processing units) and respectively to the information inputs of the resonant switched amplifiers 8. At the same time, from the corresponding outputs of the clock synchronization device (not shown ), a component of which is the proposed discriminator of the clock synchronization device, to the Record and Vibration Silence Inputs of the Processing Blocks 1 are fed from T1 transmitting signals (Fig. 2k), which go to the control inputs dyes correspond

венно резонансного коммутируемого усилител  8 и блока 10 выборки и запоминани . В результате в резонансных коммутируемых усилител х 8, настроенных дл  случа  соответственно на частоты f и f, осуществл етс  обработка входного сигнала на временном интервале t,-&, , где t, - оценка момента времени, соответствующего смене частотных элементов ДЧМ сигнала, iT/2, Т - средн   длительность частотного элемента. Интервал , . длительностьюa resonant switched amplifier 8 and a sampling and storage unit 10. As a result, in the resonant switched amplifiers 8, tuned to the cases f and f, respectively, the input signal is processed at the time interval t, - &, where t, is the estimate of the time corresponding to the change of the frequency elements of the PMF signal, iT / 2, T - the average duration of the frequency element. Interval,. duration

5 2д равен интервалу между двум  соседними импульсами управл ющего сигнала, поступающего на управл ющий вход резонансных коммутируемых усилителей 8 и осуществл ющего гашение колебаний5 2d is equal to the interval between two adjacent pulses of the control signal arriving at the control input of the resonant switched amplifiers 8 and performing the damping of oscillations

0 в них.0 in them.

Сигналы с выходов резонансных коммутируемых усилителей 8 детекти- руготс  в линейных детекторах 9 первого и второго блоков обработки, на5 строенных дл  случа  соответственно , на частоты f, и f. (фиг. 2м, дл  первого блока обработки, фиг.2о, дл  второго блока обработки) и далее поступают на вход блока 10 выборкиThe signals from the outputs of the resonant switched amplifiers 8 are detected in the linear detectors 9 of the first and second processing units, which are built for the case, respectively, at frequencies f, and f. (Fig. 2m, for the first processing unit, Fig. 2o, for the second processing unit) and then come to the input of the sampling unit 10

Q и запоминани , в котором в конце временного интервала обработки, но перед гашением колебаний в резонансных коммутируемых усилител х 8 осуществл етс  выборка сигнала и его запоминание .Q and memorization, in which at the end of the processing time interval, but before damping the oscillations in the resonant switched amplifiers 8, the signal is sampled and memorized.

Сигналы с выходов блоков 10 выборки и запоминани  (фиг. 2н, дл  первого блока обработки, фиг. 2п, дл  второго блока обработки) поступают на соответствующие информационные входы М-канального блока 2 выборки и запоминани  и дополнительного М-канального блока 3 выборки и запоминани , которые управл ютс  сигналами, формируемыми следующим образом.The signals from the outputs of the sampling and memorizing units 10 (Fig. 2n, for the first processing unit, Fig. 2n, for the second processing unit) are sent to the corresponding information inputs of the M-channel sampling and storage unit 2 and the additional M-channel sampling and memorization unit 3 which are controlled by the signals generated as follows.

Устройство вынесени  решени  (не показано) , на в.ход которого поступает входной ДЧМ сигнал, с задержкой, равной длительности частотного элемента входного ДЧМ сигнала, формирует сигналы (фиг, 2г и д - соответствующие первому и второму блокам обработки ) , определ ющие какой частотный элемент входного ДЧМ сигнала поступает на дискриминатор устройства тактовой синхронизации. Указанные сигналы поступают на соответствующие информационные входы дополнительного М-канального формировател  7 им5The decision device (not shown), which receives the input DFM signal, with a delay equal to the duration of the frequency element of the input DFM signal, generates signals (fig. 2g and g - corresponding to the first and second processing units), determining which frequency element of the input PMM signal enters the discriminator device clock synchronization. These signals are sent to the corresponding information inputs of an additional M-channel driver 7 and 5

00

5five

00

5five

пульсов записи и информационные входы М-канального блока 5 задержки (осуществл ющего задержку на врем , равное длительности частотного элемента входного ДЧМ сигнала), выходные сигналы которого следуют через М-ка- нальный формирователь 6 импульсов записи на управл ющие входы М-канального блока 2 выборки и запоминани  (фиг.2з и и - соответствующие перво- му и второму блокам обработки).recording pulses and information inputs of the M-channel delay unit 5 (delaying for a time equal to the duration of the frequency element of the input DFM signal), the output signals of which follow through the M-channel driver 6 write pulses to the control inputs of the M-channel unit 2 samples and memorization (figs. and and - corresponding to the first and second processing units).

Сигналы с выходов дополнительного М-канально1 о формировател  7 импульсов записи (фиг.2е и ж - соответствующие первому и второму блокам обработки ) поступают на соответствующие управл ющие пходы дополнительного М-каналъного блока 3 выборки и запо- минакиг. При этом на тактовый вход М-канального блока 5 задержки и объединенные тактовые входы М-канального формировател  6 импульсов записи и дополнительного М-канального формировател  7 импульсов записи следуют последовательности тактовых импульсов (фиг. 26 и в) с соответствующих первому и второму тактовым входам дискриминатора устройства тактовой синхронизации, которые подключены к соответствующим выходам указанного устройства тактовой синхронизации.The signals from the outputs of the additional M-channel 1 of the driver 7 write pulses (Fig. 2e and W, corresponding to the first and second processing units) are received at the corresponding control paths of the additional M-channel unit 3 sampling and recall. At the same time, the clock input of the M-channel delay unit 5 and the combined clock inputs of the M-channel driver 6 write pulses and the additional M-channel driver 7 write pulses are followed by a sequence of clock pulses (FIG. 26 and c) from the corresponding first and second clock inputs of the discriminator clock synchronization devices that are connected to the corresponding outputs of the specified clock synchronization device.

Выходные сигналы М-канального блока 2 выборки и запоминани  и дополнительного М-канального блока 3 выборки и запоминани  (фиг. 2-р и с) по- ступают на блок 4 вычитани , выходной сигнал которого (фиг. 2т) определ ет рассогласование во времени между моментами смены (границами) частотных элементов входного сигнала и середи- ной интервала обработки.The output signals of the M-channel sampling and storage unit 2 and the additional M-channel sampling and storage unit 3 (Fig. 2-p and c) are sent to the subtraction unit 4, the output signal of which (Fig. 2t) determines the time error between the moments of change (boundaries) of the frequency elements of the input signal and the middle processing interval.

Ф о рмула изобретени F o rmula of the invention

Claims (2)

1. Дискриминатор устройства тактовой синхронизации, содержащий последовательно соединенные М-канальные блок задержки, формирователь импульсов записи и блок выборки и запоминани , а также М блоков обработ- ки входного сигнала, выходы которых подсоединены к соответствующим информационным входам М-канального блока выборки и запоминани , управл ющие входы которого подключены к соот ветствующим выходам М-канального1. The discriminator of the clock synchronization device, which contains series-connected M-channel delay unit, write pulse shaper and sample and memory unit, as well as M input signal processing units, whose outputs are connected to the corresponding information inputs of the M-channel sample and memory unit, the control inputs of which are connected to the corresponding M-channel outputs формировател  импульсов записи, причем объединенные информационные входы , объединенные входы Запись и объединенные входы Гашение колебаний М блоков обработки входного сигнала  вл ютс  соответственно информационным входом, входом Запись и входом Гашение колебаний л1искримп- натора, информационные и тактовые входы блока задержки и тактовьй вход М-канального формировател  импульсов записи  вл ютс  соответственно входами Частота частотного элемента входного сигнала и первьм и вторым тактовыми входами дискриминатора, отличающийс  тем, что, с целью повьшени  помехоустойчивости введены последовательно соединенные дополнительные М-канальные формирователь импульсов записи   блок выборки и запоминани ,- а также блок вычитани , при этом информационные входы и выход дополнительного блока выборки и запоминани  подключены соответственно к выходам соответствующих М блоков обработки входного сигнала и первому входу блока вычитани , второй вход которого подсоединен к выходу основного М-канального блока выборки и запоминани , информационные входы дополнительного М-канального формировател  импульсов записи объединены с соответствующими информационными .входами основного М-канального блока задержки, а тактовьш вход дополнительного М-канального формировател  импульсов записи объединен с тактовым входом основного М-канального формировател  импульсов записи, причем выход блока вычитани   вл етс  выходом дискриминатора.write pulse generator, the combined information inputs, the combined inputs Recording and the combined inputs Muting damping M input signal processing units are respectively the information input, Recording input and the Oscillator oscillation damping, information and clock inputs of the delay unit and clock input M-channel the write pulse driver are the inputs of the frequency element of the input signal and the first and second clock inputs of the discriminator, respectively, which are different In order to increase noise immunity, additional M-channel shapers of the recording pulses are entered in the sample and memory unit, as well as a subtraction unit, while the information inputs and output of the additional sample and memory unit are connected respectively to the outputs of the corresponding M input signal processing units and the first input of the subtraction unit, the second input of which is connected to the output of the main M-channel block of sampling and storage, the information inputs of the additional MC The anal pulse shaper of the recording pulses are combined with the corresponding information inputs of the main M-channel delay unit, and the clock input of the additional M-channel shaper of recording pulses is combined with the clock input of the main M-channel shaper of recording pulses, the output of the subtractor being the output of the discriminator. 2. Дискриминатор по п. 1, отличающийс  тем, что каждый из М блоков обработки входного сигнала выполнен в виде последовательно соединенных резонансного коммутируемого усилител , линейного детектора и блока выборки и запоминани , причем информационный и управл ющий входы резонансного коммутируемого усилител  и управл ющий вход и выход блока выборки и запоминани   вл ютс  соответственно информационным входом, входом Гашение колебаний, входом Запись и выходом блока обработки вход |Ного сигнала.2. A discriminator according to claim 1, characterized in that each of the M input signal processing units is configured as a series-connected resonant switched amplifier, a linear detector and a sample and memory unit, the information and control inputs of the resonant switched amplifier and control input and the output of the block of sampling and memorization is respectively the information input, the input Oscillation damping, the Recording input and the output of the processing block the input | Nogo signal. I 1I 1 .. d aOoftiftsujj ti , I: о c: Ci. tj Kd aOoftiftsujj ti, I: o c: Ci. tj K JJ LL СЧ1SC1
SU853931917A 1985-07-11 1985-07-11 Discriminator of clock unit SU1354429A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853931917A SU1354429A1 (en) 1985-07-11 1985-07-11 Discriminator of clock unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853931917A SU1354429A1 (en) 1985-07-11 1985-07-11 Discriminator of clock unit

Publications (1)

Publication Number Publication Date
SU1354429A1 true SU1354429A1 (en) 1987-11-23

Family

ID=21190020

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853931917A SU1354429A1 (en) 1985-07-11 1985-07-11 Discriminator of clock unit

Country Status (1)

Country Link
SU (1) SU1354429A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Стиффлер Дж.Дж. Теори синхронной св зи. - М.: Св зь, 1975 с. 225, рис. 7.7. Парамонов A.M. Анализ одной схемы временного дискриминационного устройства. :Рукопись, депонированна в ЦНТИ Информсв зь, 1983, с. 1, рис. 1. *

Similar Documents

Publication Publication Date Title
US3261001A (en) Telemetering decoder system
US5923190A (en) Phase detector having a sampling circuit
KR860001654A (en) Wireless receiver
US4559607A (en) Arrangement to provide an accurate time-of-arrival indication for a plurality of received signals
JPH04341013A (en) Synchronous circuit
SU1354429A1 (en) Discriminator of clock unit
ES8506953A1 (en) Receiving circuit for a wave modulated at one time in frequency by an analogue signal, at another time in phase by a digital signal
GB977474A (en) Tone frequency control means for keyed filtered systems
US3990015A (en) Differential phase shift keyed detector utilizing a circulating memory
US4433433A (en) Sampling pulse forming circuit for FM stereo demodulator
RU214290U1 (en) TWO-CHANNEL HYDRO-ACOUSTIC OBJECT CONTROL DEVICE WITH RECEIVING A CONTROL COMMAND
JPS642259B2 (en)
SU987837A1 (en) Device for checking distortions of regenerated bi-pulse signal
SU1389004A2 (en) Synchronizer
SU1015502A1 (en) Device for clock synchronization of regenerator
SU1180953A1 (en) Device for reception and transmission of information
SU403084A1 (en) INFORMATION
SU489241A1 (en) Seek Automatic Frequency Tuning Device to Receive Multi-Channel Frequency Telegraphy Transmissions
SU1707550A2 (en) Random signal power comparison device
JPH04301941A (en) Data sampling clock phase locked loop circuit for data receiver
SU1587658A1 (en) Device for receiving phase telegraphy signals
SU1095419A1 (en) Interference suppression device
SU1185631A1 (en) Device for synchronizing reference oscillation of broad-band demodulator
SU1417206A2 (en) Device for synchronizing pseudo-random signals
SU1525930A1 (en) Device for receiving relative bi-pulse signal