SU1348729A1

SU1348729A1 - Оконечное устройство дефектоскопа

Info

Publication number: SU1348729A1
Application number: SU864071454A
Authority: SU
Inventors: Юрий Григорьевич Кутюрин; Александр Всеволодович Мозговой; Евгений Алексеевич Пахомов; Дмитрий Александрович Рапопорт; Олег Леонидович Серебреников; Леонид Яковлевич Цветянский
Original assignee: Предприятие П/Я А-3611
Priority date: 1986-06-02
Filing date: 1986-06-02
Publication date: 1987-10-30

Abstract

Изобретение относитс к неразрушающему контролю изделий. Целью изобретени вл етс повышение помехозащищенности дефектоскопа за счет стаЧ11- -ч5- ш-ф тистического усреднени сигналов, ве-. личина которых измен етс случайным образом в процессе контрол . В отсутствии дефекта вьщеленные с помощью селектора 2 и схемы 4 совпадени импульсы , пройд формирователь 11, поступают на счетный вход счетчика 12, количество которых пропорционально прот женности бездефектного участка. При совпадении кода на выходе счетчика 12 с заранее заданным на выходе блока 16 установки кодов кодом на выходе цифрового компаратора 13 формируетс импульс, перевод щий триггер 10 в состо ние логического О и посредством схемы ИЛИ 15 устанавливающий в О счетчики 8 и 12, По заднему фронту импульса зоны автоi (Л

Description

матического контрол формирователь 6 формирует импульсы, которые в отсутствие импульсов на выходе формировател 11 (дефектное место) проход т через схему И 7 и подсчитываютс счетчиком 8. При совпадении кода подсчитанного числа импульсов с заранее

1

Изобретение относитс к неразрушающему контролю изделий.

Целью изобретени вл етс повышение помехозащищенности дефектоскопа при механизированной дефектоскопии изделий путем статистического усреднени сигналов, величина которых измен етс случайным образом в процессе контрол .

На чертеже представлена структурна схема предлагаемого устройства.

Оконечное устройство дефектоскопа содержит последовательно соединенные формирователь 1 зоны автоматического контрол , на вход которого подаетс синхроимпульс с синхронизатора дефектоскопа , временной селектор 2, второй вход которого подключен к выходу усилительно-преобразовательного тракта дефектоскопа (не показан), пороговую схему 3 и схему 4 совпадени ,второй вход которой подключен к выходу формировател 1 зоны автоматического контрол , исполнительный блок 5, последовательно соединенные первый формирователь 6 импульсов, вход которого подключен к выходу формировател 1 зоны автоматического контрол , схему И 7 , первый счетчик 8 и первый цифровой компаратор 9, триггер 10, выход которого подключен к входу исполнительного блока 5, последовательно соединенные второй формирователь 11 импульсов, вход которого подключен к выходу схемы 4 совпадени , второй счетчик 12 и второй цифровой компаратор 13, инвертор 14, вход которого подключен к выходу второго формировател 11 импульсов, выход инвертора 14 подкх очен к второму входу схемы И 7, схему ИЛИ 15, выход которой подключен к R-входам счетчиков 8 и 12, а соответствующие входы схемы

заданным на выходе блока 16 установки кодов компаратор 9 вырабатывает импульс, перевод щий триггер 10 в состо ние логической 1, т.е. включающий исполнительный блок 5, а также устанавливающий счетчики 8 и 12

О

1 ил.

ИЛИ 15 и триггера 10 подключены к выходам компараторов 9 и 13, блок 16 установки кодов, первый и второй выходы которого подключены соответственно к вторым входам первого и второго цифровых компараторов 9 и 13.

Устройство работает следующим образом .

С приходом на вход формировател 1

зоны автоматического контрол синхроимпульса формирователь вырабатывает пр моугольный импульс с регулируемой длительностью. Пр моугольный импульс зоны контрол поступает на первый

вход временного селектора 2, на второй вход которого поступает видеосигнал с выхода усилительно-преобразовательного тракта дефектоскопа (не показан). С выхода селектора 2 импульсы , совпадающие по времени с зоной автоматического контрол , поступают на вход пороговой схемы 3. При превышении сигналом заданного порогового уровн Unof,, порогова схема 3

вырабатывает нормализованный импульс, который поступает на вход схемы 4 совпадени , на второй вход которой поступает сигнал от формировател 1 . Таким образом, осуществл етс лелекци импульса от времени прихода.Сигнал с выхода схемы 4 совпадени поступает на вход формировател 11 импульсов , на выходе которого вырабатываетс импульс длительностью Т, ,

поступающий через инвертор 14 на второй вход схемы И 7 и на счетный вход счетчика 12 импульсов, который подсчитывает количество импульсов, соответствующих качественному участку

издели . Когда код на выходе счетчика 12 числа импульсов совпадает с кодом числа М, заранее заданного на первом выходе блока 16 установки кодов, на

выходе цифрового компаратора 13 вырабатываетс импульс, перевод щий триггер 10 в состо ние, при котором сигнал на его выходе - логический О, одновременно этим импульсом через схему ИЛИ 15 устанавливаютс в положение О счетчики 8 и 12 импульсов .

По заднему фронту импульса зоны автоматического контрол формирователем 6 формируютс импульсы-длительностью Т Т , поступающие на первы вход схемы И 7. При отсутствии сигнала на выходе формировател 11 импуль сов, что соответствует наличию дефекта , на выходе схемы И 7 формируетс импульс, поступающий на счетный вход счетчика 8, который подсчитывает количество импульсов, соответствующих дефектному участку контролируемого издели . Когда код числа импульсов на выходе счетчика 8 совпадает с заранее заданным кодом числа N, задаваемого на втором выходе блока 16 установки кода, на выходе компаратора 9 вырабатываетс импульс, перевод щий триггер Ю в состо ние, при котором сигнал на его выходе - логическа 1, одновременно этим импульсом 4ерез схему ИJIИ 15 устанавливаютс в положение О счетчики 8 и 12 импульсов . На выходе триггера 10 по вл етс сигнал управлени исполнительным блоком 5. Обратное переключение триггера произойдет, если на выходе счетчика 12 код числа подсчитанных импульсов совпадает с кодом числа М. Числа М и N выбираютс из следующих соображений. При скорости относительно перемещени преобразователей и издели V и частоте повторени зондирующих импульсов F, промежуток времени между двум зондирующими импульсами Т, F за это врем преобразователи и изделие перемест тс относительно друг друга на рассто ние L VT, V (F, т.е. на единицу длины придетс F/V импульсов). При заданных линейных размерах минимального дефекта подлежащего вы влению , дл исключени его пропуска число импульсов определ етс вьфажением N 4 Fb,t,/V. Аналогично дл М спраFD ведливо выражение М -,где -

минимальный промежуток между двум

Q 5 0 5 о

5

0

дефектами в направлении сканировани , который может быть интерпретирован как дефект.

Таким образом, использование предлагаемого изобретени позвол ет повысить помехозащищенность дефектоскопа от помех, вызванных непосто нством акустического контакта между преобразовател ми и поверхностью контролируемого издели , наличием микро- неоднородностей контролируемого издели и т.д., за счет статистического усреднени сигналов, величина которых измен етс случайным образом в процессе контрол .

Claims

Формула изобре т,е н и

Оконечное устройство дефектоскопа, содержащее последовательно соединенные формирователь зоны автоматического контрол , временной селектор, второй вход которого предназначен дл подключени к выходу усилительно-преобразовательного тракта дефектоскопа, пороговую схему и схему совпадени , второй вход которой подключен к выходу формировател зоны автоматического контрол , и исполнительный блок, отличающеес тем, что, с целью повышени помехозащищенности дефектоскопа, оно снабжено последовательно соединенными первым формирователем импульсов, вход которого подключен к выходу формировател зоны автоматического контрол , схемой И, первым счетчиком, первым цифровым компаратором и триггером, выход которого подключен к входу исполни- блока, последовательно соединенными вторым формирователем импульсов , вход которого подключен к выходу схемы совпадени , вторым счетчиком и вторым цифровым компаратором , инвертором, вход которого подключен к выходу второго формировател импульсов, выход - к второму входу схемы и, схемой ИЛИ, выход которой подключен к входам R счетчиков, а соответствующие входы схемы ИЛИ и триггера подключены к выходам первого и второго цифровых компараторов и блоком установки кодов, первый и второй выходы которого подключены соответственно к вторым входам первого и .второго цифровых компараторов.