SU1343550A1 - Logical element - Google Patents
Logical element Download PDFInfo
- Publication number
- SU1343550A1 SU1343550A1 SU3922382A SU3922382A SU1343550A1 SU 1343550 A1 SU1343550 A1 SU 1343550A1 SU 3922382 A SU3922382 A SU 3922382A SU 3922382 A SU3922382 A SU 3922382A SU 1343550 A1 SU1343550 A1 SU 1343550A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- groups
- elements
- unit
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в устройствах вычислиW , тельной техники, использующих в своей работе пороговые элементы (ПЭ), и в различных устройствах автоматического управлени , распознавани образов , в которых необходимо по входным сигналам быстро вычислить значение некоторой булевой функции. Цель изобретени - расширение функциональных возможностей за счет формировани и пороговых и булевых функций. Уст .ройство содержит блок 1 присвоени весов, блок 2 вычислени взвешенной cjTMMbi и блок 3 вычислени значени булевой функции. Дл достижени поставленной цели в блок 3 вычислени булевой функции введены четыре элемента И, три инвертора и элемент ;ИЛИ. 5 ил.,, 1 табл. с (Л с/:) 4 :о СП елThe invention relates to computing and can be used in computing devices, engineering techniques that use threshold elements (PE) in their work, and in various automatic control devices, pattern recognition, in which it is necessary to quickly calculate the value of a Boolean function from input signals. The purpose of the invention is to expand the functionality by generating both threshold and boolean functions. The device contains a weight assignment block 1, a weighted cjTMMbi calculation block 2, and a Boolean function value calculation block 3. To achieve this goal, four AND elements, three inverters, and an element were introduced into the block 3 for calculating the Boolean function; OR. 5 ill., 1 tab. with (L s / :) 4: oh ate
Description
Изобретение относитс к вычислительной технике и может быть использовано в устройствах вычислительной техники, использующих в своей работе пороговые элементы (ПЭ) и схемы из ПЭ дл их замены, а также в различных устройствах автоматического управлени , распознавани ,образов, в которых необходимо по входным сигна- лам быстро вычислить значение некоторой булевой функции,The invention relates to computing and can be used in computing devices that use in their work threshold elements (PEs) and schemes made of PE to replace them, as well as in various devices for automatic control, recognition, patterns, which are required by input signals. Llamas quickly calculate the value of some Boolean function,
Цель изобретени - расширение функциональных возможностей за счет возможности формировани всех булевы функций.The purpose of the invention is to expand the functionality due to the possibility of forming all the Boolean functions.
На фиг. 1 представлена функциональна схема предлагаемого устройства; на фиг, 2 - схема блока присвоени весов; на фиг, 3 - схема бло- ка вычислени взвешенной суммы; на фиг. 4 - схема сумматора по модулю восемь (составна часть блока вычис- .лени взвешенной суммы); на фиг. 5 - схема блока вычислени булевой функ- FIG. 1 shows a functional diagram of the proposed device; FIG. 2 is a diagram of a scale assignment unit; Fig. 3 is a block diagram of the calculation of a weighted sum; in fig. 4 is a diagram of the modulo-eight adder (a component of the weighted sum calculation unit;); in fig. 5 is a block diagram of a Boolean function
ции.of
-Устройство включает в,себ блок .присвоени весов, блок 2 вычисле1-ш взвешенной суммы и блок 3 вычислени значени булевой функции. . The device includes a balance assignment unit, a weighted sum calculation unit 2, and a weighted function calculation unit 3. .
Блок 1 присвоени весов содержит три группы (в соответствии с числом переменных) по три (в соответствии с числом двоичных разр дов весов) двух входовых элемента И 4,причем кажда 1 руппа имеет три входа и три выхода |(в соответствии с числом двоичных разр дов весов). Одни входы каждой группы элементов И соединены с соот- ветствуюищм информационным входом всего устройства дл сигнала, представл ющего значение соответствующей булевой переменной, другие входы каждой группы элементов И - с соответствующими управл ющими входамиThe weight assignment unit 1 contains three groups (according to the number of variables) three each (according to the number of binary digits of the weights) of the two input elements AND 4, each 1 ruppa having three inputs and three outputs | (according to the number of binary digits dov weights). One inputs of each group of elements And are connected to the corresponding information input of the entire device for a signal representing the value of the corresponding Boolean variable, the other inputs of each group of elements And with the corresponding control inputs
3 3
устройства (дл весов W , У„, W. данной функции).devices (for scales W, V „, W. of this function).
Выходы калодой из трех групп элементов И представл ют собой выходы блока присвоени весов. Они соединены с соответствующими группами I, II III входов блока вычислени взвешенной суммы.The outputs of the three sets of elements And are the outputs of the scale assignment unit. They are connected to the corresponding groups I, II of the III inputs of the weighted sum calculation unit.
Блок 2 вычислени взвешенной суммы (фиг. З) содержит три сумматора - по модулю восемь. Входы элемента соединены с нулевой и первой группами входов блока вычислени взвешенной суммы, входы элеменThe weighted sum calculation unit 2 (FIG. 3) contains three adders modulo eight. The inputs of the element are connected to the zero and first groups of inputs of the weighted sum calculation block, the inputs of the elements
. д . d
5 five
0 50 5
оabout
0 0
5five
5five
та - с 2-й и 3-й группами входов блока вычислени взвешенной сумм,). Выходы элементов и соединены С входами элемента , выходы которого соедин ютс с выходами блока вычислени взв.ешенной суммы. Группы I, II, III входон блока вычислени взвешенной суммы соединены с группами I, II, III входов блока присвоени весов. Группа О входов блока вычислени взвешенной соединена с управл ющими входами устройства дл сигналов, соответствуюиц х весу WP дл данной функции.that is with the 2nd and 3rd groups of inputs of the weighted sum calculator,). The outputs of the elements and are connected to the inputs of the element whose outputs are connected to the outputs of the weighing sum calculator. Groups I, II, and III of the weighted sum calculation unit are connected to groups I, II, III of the weights assignment unit. The group O of the inputs of the weighted computing unit is connected to the control inputs of the device for signals corresponding to the weight WP for the function.
Сумматор по модулю восемь (фиг. 4) Предназначен дл вычислени значени суммы Z (V + Y) по -модулю восемь, где V, Y, Z - це-пые числа от нул до семи. Числа V, Y., Z представл ютс в виде трехразр дных двоичных цепочек (V, , V, Vj; (Y, , Yj, Yj) и (Z, Z, Zj) соответственно. Входы V-, , Y и V Y соеданены с входами первого полусумматора 6 (элемента ИСКЛЮЧАЩЕЕ ШИ) и первого двухвходового элемента И, причем выход первого полусумматора соединен с выходом Z, сумматора, выход первого элемента И - с входом второго полусумматора и входом второго двухвходового элемента И, входы третьего полусумматора и третьего двухвходового элемента И с входами V , Yj сумматора, выход третьего- полусумматора - с Е ходом второго полусумматора и с входом второго элемента И, выход второго полусумматора - с выходом Z, сумматора, выходы второго и третьего элементов И - с входами двухвходового элемента ИЛИ 7, входы четвертого полусутчматора - с входами W, Yj сумматора, а выход - с входом п того полусу1-{матора, другой вход которого соединен с выходом элемента ИЛИ, выход п того полусумматора соединен с выходом сумматора. V, Ул, V, . Y, , Y, , Y, сумматора соответству J J Э - 5Modulo eight (Fig. 4) Designed to calculate the value of the sum Z (V + Y) by -module eight, where V, Y, Z are the numbers from zero to seven. The numbers V, Y., Z are represented as three-bit binary chains (V,, V, Vj; (Y,, Yj, Yj) and (Z, Z, Zj), respectively. The inputs V-,, Y, and VY are connected with the inputs of the first half adder 6 (EXCLUSIVE SHI element) and the first two-input element I, the output of the first half adder connected to the output Z, the adder, the output of the first element I to the input of the second half adder and the input of the second two-input element I, the inputs of the third half adder and the third two-input element And with the inputs V, Yj of the adder, the output of the third half-adder - with E in the course of the second half-sum o and with the input of the second element I, the output of the second half adder - with the output Z, the adder, the outputs of the second and third elements I - with the inputs of the two-input element OR 7, the inputs of the fourth semi-consummator with the inputs W, Yj of the adder, and the output - with the input polusu1- {mator, the other input of which is connected to the output of the element OR, the output of the nth half-adder is connected to the output of the adder. V, Ul, V, Y,, Y,, Y, adder correspond JJ E - 5
ЮТ слагаемьм 3 выходы Z, Zj, YT Slagamm 3 outputs Z, Zj,
, L- -iximL- -ixim
V И Y, сумме по модулю восемь.V and Y, modulo eight.
g Блок вычислени значени булевой функции (фиг. 5) состоит из одного четырехвходового элемента ИЛИ Ю, -четырех трехвходовых элементов И 8,. и трех инверторов 9, при этом инверg торы и элементы И соединены таким образом, что образуют схему дешифратора констант 011,- 101, .110, 111, причем входы блока соединены с инверторами и трехвходовыми элементами И,g The block for calculating the value of a Boolean function (Fig. 5) consists of one four-input element OR S, four three-input elements AND 8 ,. and three inverters 9, while the inverters and elements And are connected in such a way that they form a decoder circuit constants 011, - 101, .110, 111, and the inputs of the block are connected to inverters and three-input elements And,
выходы элемента И - с входами элемента ИЛИ, а выход элемента ИЛИ вл етс четвертой схемой совпадени , Входы четырех схем совпадени соединены с входами элемента ИЛИ, выходом блока и всего устройства в целом.the outputs of the AND element are with the inputs of the OR element, and the output of the OR element is the fourth coincidence circuit. The inputs of the four coincidence circuits are connected to the inputs of the OR element, the output of the block and the device as a whole.
Устройство работает следукщим образом .The device works as follows.
Сигналы, соответствующие булевым переменным Х, Х, Х, подаютс на и информационные входы устройства, С i-го информационного входа они поступают на i-ю группу двухвходовых эле- 1ментов И блока присвоени весов. На управл ющие входы устройства подаютс в виде трехразр дных двоичных чисел веса, соответствующие данной функции , причем сигналы, соответствук цие весам W, , W, V7j, подаютс поразр д- но на соответствующие группы элементов И блока присвоени весов, сигналы , соответствующие весу W, - на группу О входов блока вычислени взвешенной сумму,The signals corresponding to the Boolean variables X, X, X are sent to the information inputs of the device, and from the i-th information input they go to the i-th group of two-input elements AND the weights assignment unit. The control inputs of the device are supplied in the form of three-digit binary weight numbers corresponding to this function, and the signals corresponding to the weights W,, W, V7j are fed to the corresponding groups of elements AND of the weight assignment unit, the signals corresponding to the weight W , - to the group O of the inputs of the computing unit of the weighted sum,
Набор весов W , W,, W, W, реализующий данную функцию, может быть указан дл любой функции трех переменных , С каждой группы элементов И блока присвоени весов снимаютс СИГ налы, соответствующие взвешенным переменным , (с первой), (с :второй), W,Xj (с третьей.), причем W,X. представл ет собой трехразр дное двоичное число. Эти сигналы поступают на соответствующие входы .блока вычислени взвешенной суммы. На сумматоре этого блока вычис- ,л етс сумма W + на сумматоре - сумма WjXj + суммато- ре 5-3 - вс взвешенна сумма W + + + WjXj + WjX., котора представл ет собой также трехразр дное двоичное число.The set of weights W, W ,, W, W that implements this function can be specified for any function of three variables. From each group of elements AND the weight assignment block, SIG signals corresponding to the weighted variables are removed (from the first), (from: the second) , W, Xj (with the third.), Moreover, W, X. is a three-bit binary number. These signals are sent to the corresponding inputs of the weighted sum block. On the accumulator of this block, the sum W + on the accumulator is calculated — the sum WjXj + of the accumulator 5-3 — the weighted sum of W + + + WjXj + WjX., Which is also a three-digit binary number.
Сигналы, представл ющие взвешен- ную сумму, подаютс поразр дно на входы блока вычислени значени булевой функции, в котором взвешенна сумма сравниваетс с константами (011), (101), (ПО) и (111), которые дешифрируют данный блок,Если взвешенна сумма равна одной из этих констант , на выходе устройства по витс I111ISignals that represent a weighted sum are fed to the inputs to the inputs of a block for calculating the value of a boolean function, in which the weighted sum is compared with the constants (011), (101), (PO) and (111), which decrypt this block, If weighted the sum is equal to one of these constants, at the output of the device according to I111I
сигнал Г, в противном случае - О, Указанные константы вл ютс стандартными дл всех функций трех переменных.the signal is G, otherwise it is O, the indicated constants are standard for all functions of the three variables.
Пример, На управл кицие входы элемента подаетс следукиций наборAn example, on the control inputs of the element is fed a follow-up set
весов: W (001); W, (010); W, (101); Wj (100), Работа элемента характеризуетс таблицей.weights: W (001); W, (010); W, (101); Wj (100), The operation of an element is characterized by a table.
Таким образом, при указанных управл ющих сигналах элемент реализует функцию f(X, Х, Xj) (01 Oil 00):Thus, with the specified control signals, the element implements the function f (X, X, Xj) (01 Oil 00):
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU3922382A SU1343550A1 (en) | 1985-07-02 | 1985-07-02 | Logical element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU3922382A SU1343550A1 (en) | 1985-07-02 | 1985-07-02 | Logical element |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1343550A1 true SU1343550A1 (en) | 1987-10-07 |
Family
ID=21186797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU3922382A SU1343550A1 (en) | 1985-07-02 | 1985-07-02 | Logical element |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1343550A1 (en) |
-
1985
- 1985-07-02 SU SU3922382A patent/SU1343550A1/en active
Non-Patent Citations (1)
Title |
---|
Добронравов О. Е., Овчинников В. В. Проектирование схем и узлов ЭВМ на пороговых элементах. М.: Энерги , 1976. Авторское евидетельство СССР № 395985, кл. Н 03 К 19/23, 1973. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3987291A (en) | Parallel digital arithmetic device having a variable number of independent arithmetic zones of variable width and location | |
US3100835A (en) | Selecting adder | |
US4761760A (en) | Digital adder-subtracter with tentative result correction circuit | |
US4745570A (en) | Binary multibit multiplier | |
US4441158A (en) | Arithmetic operation circuit | |
US4817029A (en) | Multiple-precision Booth's recode multiplier | |
US3757098A (en) | Carry generation means for multiple character adder | |
US4628472A (en) | Binary multiplier using ternary code | |
SU1343550A1 (en) | Logical element | |
US3100836A (en) | Add one adder | |
US4218747A (en) | Arithmetic and logic unit using basic cells | |
US3287546A (en) | Parity prediction apparatus for use with a binary adder | |
GB1593336A (en) | Arithmetic units | |
US3584207A (en) | Arrangement for carrying out alternatively addition or one of a number of logical functions between the contents in a position of two binary words | |
US3234371A (en) | Parallel adder circuit with improved carry circuitry | |
JPH0464091B2 (en) | ||
JPS56152046A (en) | Arithmetic and logic circuit | |
US2890830A (en) | Electronic adder apparatus with sum radix correction means | |
US4810995A (en) | Arithmetic and logic operating unit | |
EP0334768A2 (en) | Logic circuit having carry select adders | |
SU920706A2 (en) | Counter-type adder | |
US3679883A (en) | Full adder | |
US3275811A (en) | Binary register control unit | |
SU1027721A1 (en) | Device for computing logarithm | |
SU696450A1 (en) | Device for adding in redundancy notation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
REG | Reference to a code of a succession state |
Ref country code: RU Ref legal event code: RH4F Effective date: 20120705 |