SU1330727A1 - Pulse-running frequency multiplier - Google Patents

Pulse-running frequency multiplier Download PDF

Info

Publication number
SU1330727A1
SU1330727A1 SU853969974A SU3969974A SU1330727A1 SU 1330727 A1 SU1330727 A1 SU 1330727A1 SU 853969974 A SU853969974 A SU 853969974A SU 3969974 A SU3969974 A SU 3969974A SU 1330727 A1 SU1330727 A1 SU 1330727A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
voltage
input
integrator
multiplier
Prior art date
Application number
SU853969974A
Other languages
Russian (ru)
Inventor
Александр Михайлович Колоколкин
Фаиля Адгемовна Хусаинова
Наталия Абрамовна Кушнер
Александр Сергеевич Дрожжин
Original Assignee
Государственный Научно-Исследовательский Энергетический Институт Им.Г.М.Кржижановского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственный Научно-Исследовательский Энергетический Институт Им.Г.М.Кржижановского filed Critical Государственный Научно-Исследовательский Энергетический Институт Им.Г.М.Кржижановского
Priority to SU853969974A priority Critical patent/SU1330727A1/en
Application granted granted Critical
Publication of SU1330727A1 publication Critical patent/SU1330727A1/en

Links

Abstract

Изобретение может быть использовано в цифровых частотомерах низ- них и средних частот с широким диапазоном изменени  частоты входных импульсов , а также цифровых системах управлени  и регулировани . Цель изобретени  - расширение диапазона рабочих частот при сохранении точности - достигаетс  введением в умножитель частоты третьего интегратора 10 и блока 11 опорного напр жени . Кроме того, умножитель частоты содержит интеграторы 1 и 2, блок 3 выборки и хранени , компаратор 4, формирователь 5 импульсов, выходную шину 6, блок управлени , входную шину 8, источник 9 опорного напр жени . Блок 11 содержит источник 12 опорного напр жени , который через делитель 13 напр жени  соединен с диодами 14 и 15. Умножитель обладает высоким быстродействием , что обеспечивает повьштение точности и расширение диапазона рабочих частот. 2 з.п. ф-лы, 3 ил. ш (Л С СА GO 0ta.fThe invention can be used in digital frequency meters of low and medium frequencies with a wide range of changes in the frequency of input pulses, as well as digital control and regulation systems. The purpose of the invention is to expand the operating frequency range while maintaining accuracy - by introducing the third integrator 10 and the reference voltage unit 11 into the frequency multiplier. In addition, the frequency multiplier contains integrators 1 and 2, a sampling and storage unit 3, a comparator 4, a pulse shaper 5, an output bus 6, a control unit, an input bus 8, a source 9 of the reference voltage. Unit 11 contains a voltage source 12, which, through voltage divider 13, is connected to diodes 14 and 15. The multiplier has a high response speed, which ensures higher accuracy and expansion of the operating frequency range. 2 hp f-ly, 3 ill. w (L C CA GO 0ta.f

Description

Изобретение относитс  к импульсной технике, в частности к умножител м частоты импульсов, и может быть использовано в цифровых частотомерах низких и средних частот с широким диапазоном изменени  частоты входных импульсов, а такде цифровых системах управлени  и регулировани .The invention relates to a pulse technique, in particular to multipliers of the frequency of pulses, and can be used in digital frequency meters of low and medium frequencies with a wide range of variation of the frequency of input pulses, as well as digital control and regulation systems.

Цель изобретени  - расширение диа- ю выходе блока 7 управлени ; - наппазона рабочих частот при сохранении точности.The purpose of the invention is to expand the output diameter of the control unit 7; - in the working frequency while maintaining accuracy.

На фиг.1 представлена функциональна  электрическа  схема умножител ; на фиг.2 - схема блока опорного напр жени , пример выполнени ; на фиг.3 - временные диаграммы работы умножител  частоты следовани  импульсов .Figure 1 shows the functional electrical multiplier circuit; Fig. 2 is a schematic of the voltage reference block, an example of the embodiment; 3 shows timing diagrams of the pulse frequency multiplier.

Умножитель частоты следовани  импульсов содержит первый 1 и второй 2 интеграторы, блок 3 выборки-хранени , вход которого соединен с выходом первого интегратора 1, а выход - с первым входом компаратора 4, выход которого соединен с входом формировател  5 импульсов, выход которого подключен к тактовому входу второго интегратора 2, и выходной шиной 6. Вход блока 7 управлени  соединен с входной шиной 8, а первый и второй выходы - с тактовыми входами интегратора 1 и блока 3 выборки-хранени  соответственно. Выход источника 9 опорного напр жени  соединен с первым входом третьего интегратора 10, второй вход которого соединен с выходом блока 3 выборки-хранени , входы первого 1 и второго 2 интеграторов соединены с выходом блока 11 опорного напр жени , вход которого соединен с выходом третьего интегратора 10.The pulse multiplying frequency multiplier contains the first 1 and second 2 integrators, sampling-storage unit 3, the input of which is connected to the output of the first integrator 1, and the output - with the first input of the comparator 4, the output of which is connected to the input of the pulse former 5, the output of which is connected to the clock the input of the second integrator 2 and the output bus 6. The input of the control unit 7 is connected to the input bus 8, and the first and second outputs are connected to the clock inputs of the integrator 1 and the sample-storage unit 3, respectively. The output of the source 9 of the reference voltage is connected to the first input of the third integrator 10, the second input of which is connected to the output of the sample-storage unit 3, the inputs of the first 1 and second 2 integrators are connected to the output of the reference voltage unit 11, the input of which is connected to the output of the third integrator 10 .

Блок 11 опорного напр жени  содержит источник 12 опорного напр жени , выход которого через делитель 13 напр жени  соединен с анодом первого диода 14, катод которого соединен с выходом блока 11 опорного напр жени  и катодом второго диода 15, а анод - с входом блока 11.The reference voltage unit 11 contains a voltage source 12, the output of which is connected via the voltage divider 13 to the anode of the first diode 14, the cathode of which is connected to the output of the reference voltage block 11 and the cathode of the second diode 15, and the anode to the input of the block 11.

Блок 11 опорного напр жени  (фиг.2) может содержать источники 16 опорного напр жени , выход которого через делитель 17 соединен с анодом диода 18, катод которого соединен с выходом блока 11 и через последовательно соединенные первый 19 и второй 20 резисторы с входом блока 11. Точка соединени  резисторов 19 и 20 че20The reference voltage block 11 (FIG. 2) may contain reference voltage sources 16, the output of which is connected via an divider 17 to the anode of a diode 18, the cathode of which is connected to the output of block 11 and through series-connected first 19 and second 20 resistors to the input of block 11 Connection point of resistors 19 and 20 che20

2525

р жение на выходе первого интегратора 1; Q - напр жение на входах первого и второго интеграторов; е. - напр жение на выходе блока 3 выбор- 15 ки-хранени ; ,- напр жение на выходе второго интегратора 2; i-- напр жение на выходе компаратора 4; к- - напр жение на выходе формировател  5 импульсов; к - напр жение на выходе источника 9 опорного напр жени ; л - напр жение на выходе интегратора 10.the output of the first integrator 1; Q is the voltage at the inputs of the first and second integrators; e. —the voltage at the output of the selection unit 3 — 15 ki-storage; , is the voltage at the output of the second integrator 2; i-- is the voltage at the output of comparator 4; k - is the voltage at the output of the driver 5 pulses; k is the voltage at the output of the source 9 of the reference voltage; l is the voltage at the output of the integrator 10.

Умножитель частоты работает следующим образом.The frequency multiplier works as follows.

В исходном состо нии перед включением питающих напр жений конденсаторы всех трех интеграторов разр жены и напр жение на их выходах равно нулю. После включени  питающих напр жений при поступлении импульса (фиг. За) на входную шину 8 блок- 7 управлени  формирует последовательность управл ющих импульсов (фиг.Зб, обеспечивающих запись выходного напр жени  интегратора 1 в блок 3 вы35 борки-хранени  и последующий разр д конденсатора интегратора 1 до нулевого уровн .In the initial state, before switching on the supply voltages, the capacitors of all three integrators are discharged and the voltage at their outputs is zero. After switching on the supply voltage when a pulse arrives (Fig. 3a) on the input bus 8 of the control block 7, it generates a sequence of control pulses (Fig. 3b) that records the output voltage of the integrator 1 in block 3 of the storage capacitor and the subsequent discharge of the capacitor integrator 1 to level zero.

Величина напр жени  U (фиг.Зг) на выходе интегратора 1 в момент приThe voltage U (fig.Zg) at the output of the integrator 1 at the moment at

хода импульса на входную шину 8 определ етс  величиной напр жени  U( (фиг.Зд) на выходе интегратора и периодом Т следовани  импульсов of the pulse to the input bus 8 is determined by the magnitude of the voltage U ((fig.Zd) at the output of the integrator and the period T of the pulse

30thirty

4545

и.and.

Ц°..т R.Ci ° °. R.Ci

UoTiUoTi

(1)(one)

5050

5555

где t, посто нна  времени первогоwhere t is constant time first

интегратора.integrator.

Из (1) следует, что при заданной величине U напр жение U на выходе первого интегратора, а следовательно и напр жение на выходе блока 3 выборки-хранени  пропорциональны периоду следовани  импульсов на входной шине 8. Напр жение на выходе блока 3 выборки-хранени  сравниваетс  с напр жением U2 на выходе второго интегратора 2.From (1), it follows that for a given value of U, the voltage U at the output of the first integrator, and therefore the voltage at the output of sampling-storage unit 3, is proportional to the pulse duration on the input bus 8. The output voltage of sampling-storage unit 3 is compared with voltage U2 at the output of the second integrator 2.

рез последовательно соединенные и встречно включенные стабилитроны 21 и 22 соединена с общей шиной.a cut in series connected and counter-connected Zener diodes 21 and 22 is connected to a common bus.

На фиг.3 изображены временные диаграммы работы устройства: Л-- напр жение на входной шине 8; - напр жение на первом выходе блока 7Figure 3 shows the timing diagrams of the device: L-- voltage on the input bus 8; - voltage at the first output of block 7

f управлени ; о - напр жение на второмf control; o - voltage on the second

р жение на выходе первого интегратора 1; Q - напр жение на входах первого и второго интеграторов; е. - напр жение на выходе блока 3 выбор- ки-хранени ; ,- напр жение на выходе второго интегратора 2; i-- напр жение на выходе компаратора 4; к- - напр жение на выходе формировател  5 импульсов; к - напр жение на выходе источника 9 опорного напр жени ; л - напр жение на выходе интегратора 10.the output of the first integrator 1; Q is the voltage at the inputs of the first and second integrators; e. - voltage at the output of sampling-storage unit 3; , is the voltage at the output of the second integrator 2; i-- is the voltage at the output of comparator 4; k - is the voltage at the output of the driver 5 pulses; k is the voltage at the output of the source 9 of the reference voltage; l is the voltage at the output of the integrator 10.

Умножитель частоты работает следующим образом.The frequency multiplier works as follows.

В исходном состо нии перед включением питающих напр жений конденсаторы всех трех интеграторов разр жены и напр жение на их выходах равно нулю. После включени  питающих напр жений при поступлении импульса (фиг. За) на входную шину 8 блок- 7 управлени  формирует последовательность управл ющих импульсов (фиг.Зб,, обеспечивающих запись выходного напр жени  интегратора 1 в блок 3 выборки-хранени  и последующий разр д конденсатора интегратора 1 до нулевого уровн .In the initial state, before switching on the supply voltages, the capacitors of all three integrators are discharged and the voltage at their outputs is zero. After switching on the supply voltage when a pulse arrives (Fig. 3a) on the input bus 8 of the control block 7, it generates a sequence of control pulses (Fig. 3b) recording the output voltage of the integrator 1 in the block 3 of sampling and storage and the subsequent discharge of the capacitor integrator 1 to level zero.

Величина напр жени  U (фиг.Зг) на выходе интегратора 1 в момент прихода импульса на входную шину 8 определ етс  величиной напр жени  U( (фиг.Зд) на выходе интегратора и периодом Т следовани  импульсовThe voltage U (Fig. 3g) at the output of the integrator 1 at the time of arrival of the pulse on the input bus 8 is determined by the voltage U ((Fig. 3d) at the output of the integrator and the pulse period T

и.and.

Ц°..т R.Ci ° °. R.Ci

UoTiUoTi

(1)(one)

5050

5555

где t, посто нна  времени первогоwhere t is constant time first

интегратора.integrator.

Из (1) следует, что при заданной величине U напр жение U на выходе первого интегратора, а следовательно, и напр жение на выходе блока 3 выборки-хранени  пропорциональны периоду следовани  импульсов на входной шине 8. Напр жение на выходе блока 3 выборки-хранени  сравниваетс  с напр жением U2 на выходе второго интегратора 2.From (1) it follows that for a given value of U, the voltage U at the output of the first integrator, and hence the voltage at the output of sampling-storage unit 3, is proportional to the period of the pulses on the input bus 8. The output voltage of sampling-storage unit 3 compared with the voltage U2 at the output of the second integrator 2.

Напр жение U на выходе второго интегратора определ етс  напр жением и на его входе и периодом Т импульсов , формируемых на выходе формировател  5The voltage U at the output of the second integrator is determined by the voltage and at its input and the period T of pulses generated at the output of the driver 5

и, и„and, and „

Т, (2)T, (2)

и.and.

Я, С,I, S,

1-one-

гg

где L - посто нна  времени второгоwhere L is the time of the second

интегратора.integrator.

Импульс на выходе формировател  5 формируетс  при срабатьшании компаратора 4, что происходит при равенстве напр жений на его входах U U , Из (1) и (2) следуетThe impulse at the output of the imager 5 is formed when the comparator 4 is activated, which occurs when the voltages at its inputs U U are equal, From (1) and (2) it follows

IГ .IG

-Т,-T,

пульсов на выходной шине 6 в N раз больше, чем частота импульсов на входной шине 8 устройства. Коэффициент умножител  N, как видно из (3), не зависит от величины напр жени  на входах интеграторов 1 и 2 и определ етс  только отношением их посто нных интегрировани  Си t .The pulses on the output bus 6 are N times greater than the frequency of the pulses on the input bus 8 of the device. The multiplier factor N, as can be seen from (3), does not depend on the voltage at the inputs of the integrators 1 and 2 and is determined only by the ratio of their constant integration C t.

При увеличении частоты импульсов на входной шине 8 напр жение Uj. на выходе первого интегратора 1 в момент прихода очередного импульса уменьшаетс , а следовательно, уменьшаетс  и напр жение на выходе блока 3 выборки-хранени . До тех пор, пока напр жение на выходе блока 3 выборки-хранени  больше (по абсолютной величине), чем напр жение на выходеAs the frequency of the pulses on the input bus 8 increases, the voltage Uj. at the output of the first integrator 1 at the time of arrival of the next pulse, the voltage at the output of the sampling-storage unit 3 is also reduced. As long as the voltage at the output of the sample-storage unit 3 is greater (in absolute value) than the voltage at the output

20 р жений на входе и выходе элементов на уровне обеспечивает высокую точность их работы в услови х помех и наводок,20 solutions at the input and output of elements at the level ensures high accuracy of their operation in terms of noise and interference,

Блок 11 опорного напр жени  иBlock 11 of the reference voltage and

т.е. период Т выходных импульсов умножител  пропорционален периоду Т входных импульсов и отношению посто нных времени Cz. S соответственноthose. the period T of the output pulses of the multiplier is proportional to the period T of the input pulses and the ratio of the constant time Cz. S respectively

второго и первого интеграторов. Таким OR i / , L - « , диоды 14 и 15 обеспечивают максимальобразом , при i,,L, - N частота им- -. ..second and first integrators. So OR i /, L - “, diodes 14 and 15 provide the maximum image, with i ,, L, - N the frequency is im- -. ..

ныи диапазон изменени  напр жени  Uo current voltage range Uo

на входе интеграторов 1 и 2. При этом минимальньш уровень определ етс  делителем 13, который задает ве- 30 личину напр жени  на выходе первого интегратора при низшей частоте импульсов на входной шине. Кроме того, диод 18 и стабилитроны 21 и 22 позвол ют исключить вли ние пульса1р1й 35 напр жени  питани  на точность работы умножител  и повысить быстродействие цепи с третьим интегратором, поскольку его выходное напр жение независимо от знака измен ет величину 40 напр жени  Ue на входах интеграторов 1 и 2.at the input of integrators 1 and 2. In this case, the minimum level is determined by divider 13, which sets the voltage value at the output of the first integrator at the lowest frequency of pulses on the input bus. In addition, diode 18 and zener diodes 21 and 22 eliminate the influence of the pulsed power supply voltage 35 on the accuracy of the multiplier and increase the speed of the circuit with the third integrator, since its output voltage, regardless of sign, changes the value of voltage Ue 40 at the inputs of the integrators 1 and 2.

Предлагаемый умножитель частоты импульсов обладает высоким быстродействием , так как частота выходных источника 9 опорного напр жени , нап- 45 импульсов определ етс  только вре- р жение на выходе третьего интегра- менным интервалом (периодом Xj) межтора 10 отрицательно. ду двум  предшествующими импульсами Когда напр жение на выходе блока 3 на сигнальном входе и не зависит от выборки-хранени  становитс  меньше посто нной времени третьего интег- опорного, определ емого источником 9, 50 ратора, который обеспечивает повы- напр жение на выходе третьего интег- шение точности и расширение диапазо- ратора начинает измен тьс  и становитс  положительным, что приводит к увеличению входного напр жени  Up интеграторов 1 и 2.55The proposed pulse frequency multiplier has a high speed, since the frequency of the output source 9 of the reference voltage, the pulse voltage, is determined only by the time at the output of the third integral interval (Xj) of the inter-interval 10 negative. Two preceding pulses. When the voltage at the output of block 3 at the signal input and does not depend on the sample storage, becomes less than the time constant of the third integrator determined by the source 9, 50 of the ra- tor, which provides the output voltage of the third integrator. The accuracy and range expansion begins to change and becomes positive, which increases the input voltage Up of integrators 1 and 2.55

В стационарном режиме по мере увеличени  частоты входных импульсов на выходе третьего интегратора устанавливаетс  напр жение, при которомIn stationary mode, as the frequency of the input pulses increases, the output of the third integrator is set to the voltage at which

на рабочих частот.at working frequencies.

Claims (3)

1. Умножитель частоты следовани  импульсов, содержащий первый и второй интеграторы, источник опорного напр жени  и блок выборки-хранени .1. A pulse frequency multiplier comprising the first and second integrators, a reference voltage source and a sample-storage unit. ,  , входное напр жение U, интеграторов 1 и 2 увеличиваетс  настолько, что обеспечиваетс  минимальное напр жениеinput voltage U, integrators 1 and 2 increase to such an extent that the minimum voltage is ensured g Uv на выходе блока 3 выборки-хранени  на уровне, определ емом источником 9 опорного напр жени .g Uv at the output of the sampling-storage unit 3 at a level determined by the source 9 of the reference voltage. При заданной точности котора  определ етс  минимально допустимымWith a given accuracy which is determined by the minimum allowable 10 уровнем Up и и, зто позвол ет в10 level Up and and, it allows in 100-1000 раз расширить диапазон рабочих частот умножител , так как блоки предлагаемого устройства работают при достаточно высоких уров15 н х входных и выходных сигналов, что уменьшает вли ние токов утечки, наводок и помех, а также временной и температурной нестабильности других элементов. Поддержание рабочих нап20 р жений на входе и выходе элементов на уровне обеспечивает высокую точность их работы в услови х помех и наводок,100-1000 times extend the operating frequency range of the multiplier, since the units of the proposed device operate at sufficiently high levels of input and output signals, which reduces the influence of leakage currents, interference and interference, as well as temporal and temperature instability of other elements. Maintaining the operating voltages at the input and output of elements at a level ensures high accuracy of their work in terms of interference and interference, Блок 11 опорного напр жени  иBlock 11 of the reference voltage and OR i / , L - «Предлагаемый умножитель частоты импульсов обладает высоким быстродействием , так как частота выходных импульсов определ етс  только вре- менным интервалом (периодом Xj) между двум  предшествующими импульсами на сигнальном входе и не зависит от посто нной времени третьего интег- ратора, который обеспечивает повы- шение точности и расширение диапазо- OR i /, L - "The proposed pulse frequency multiplier has a high speed, since the frequency of the output pulses is determined only by the time interval (period Xj) between the two preceding pulses at the signal input and does not depend on the time constant of the third integrator, which provides increased accuracy and range expansion. на рабочих частот.at working frequencies. Формула изобретени Invention Formula 1. Умножитель частоты следовани  импульсов, содержащий первый и второй интеграторы, источник опорного напр жени  и блок выборки-хранени .1. A pulse frequency multiplier comprising the first and second integrators, a reference voltage source and a sample-storage unit. вход которого подключен к выходу первого интегратора, а выход - к пepвo fy входу компаратора, выход которого соединен с входом формировател  импульсов , выход которого соединен с выходной шиной и тактовым входом второго интегратора, причем входна  шина соединена с входом блока управлени , первый выход которого соединен с тактовым входом первого интегра- тора, а второй - с управл ющим входом блока выборки-хранени , о т л и- ч а ю щ и и с Я тем, что, с целью расширени  рабочего диапазона частот при сохранении точности, в него введен третий интегратор и блок опорного напр жени , вход которого соединен с выходом третьего интегратора, а выход -с входами первого и второго интеграторов , причем первый вход тре- тьего интегратора соединен с выходом блока выборки-гхранени , а второй - с выходом источника опорного напр жени , причем второй вход компаратора соединен с выходом второго интеграто ра.whose input is connected to the output of the first integrator, and the output to the first fy input of the comparator, the output of which is connected to the input of the pulse former, the output of which is connected to the output bus and the clock input of the second integrator, the input bus connected to the input of the control unit, the first output of which is connected with the clock input of the first integrator, and the second one with the control input of the sampling-storage unit, which is I with the fact that, in order to expand the working frequency range while maintaining accuracy, third integral a torus and a reference voltage unit, the input of which is connected to the output of the third integrator, and the output is connected to the inputs of the first and second integrators, the first input of the third integrator connected to the output of the sampling-storage unit, and the second to the output of the reference voltage source, the second input of the comparator is connected to the output of the second integrator. . 10 20. 10 20 1515 2525 2,Умножитель по п.1, отличающийс  тем, что блок опорного напр жени  содержит источник опорногр напр жени , выход которого соединен через делитель напр жени  с анодом первого диода, катод которого соединен с выходом блока опорного напр жени  и катодом второго диода, анод которого соединен с входом блока опорного напр жени .2, a multiplier according to claim 1, characterized in that the reference voltage block contains a source of reference voltage, the output of which is connected through a voltage divider to the anode of the first diode, the cathode of which is connected to the output of the reference voltage block and the cathode of the second diode, the anode of which connected to the input of the reference block. 3.Умножитель по п.1, отличающийс  тем, что блок опорного напр жени  содержит источник опорного напр жени , выход которого через делитель соединен с анодом диода , катод которого соединен с выходом блока опорного напр жени  и через последовательно соединенные первый3. The multiplier according to claim 1, characterized in that the reference voltage block contains a reference voltage source, the output of which is connected via a divider to the anode of a diode, the cathode of which is connected to the output of the reference voltage block и второй резисторы с входом блока опорного напр жени , а точка соединени  первого и второго резисторов через последовательно соединенные и встречно включенные первый и второй стабилитроны соединена с общей шиной .and the second resistors with the input of the voltage reference unit, and the connection point of the first and second resistors are connected to the common bus through serially connected and counter-connected first and second zener diodes. I I 1f 1f tl.M iОХЧГ tl.M iОХЧГ 7Sig 20 7Sig 20 ери г. г.city of Редактор Л.Пчолинска Editor L.Pcholinsk Составитель Сазонов Техред И.ВересCompiled by Sazonov Tehred I. Veres Заказ 3591/55Тираж 901ПодписноеOrder 3591/55 Circulation 901 Subscription ВНИИПИ Государственного комитета СССРVNIIPI USSR State Committee по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5 Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4Production and printing company, Uzhgorod, st. Project, 4 Фиг.ЗFig.Z Корректор В.Бут гаProofreader V. But ha
SU853969974A 1985-10-28 1985-10-28 Pulse-running frequency multiplier SU1330727A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853969974A SU1330727A1 (en) 1985-10-28 1985-10-28 Pulse-running frequency multiplier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853969974A SU1330727A1 (en) 1985-10-28 1985-10-28 Pulse-running frequency multiplier

Publications (1)

Publication Number Publication Date
SU1330727A1 true SU1330727A1 (en) 1987-08-15

Family

ID=21202893

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853969974A SU1330727A1 (en) 1985-10-28 1985-10-28 Pulse-running frequency multiplier

Country Status (1)

Country Link
SU (1) SU1330727A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 1083330, кл. Н 03 В 19/00, 1981. Новицкий П.В. и др. Цифровые приборы с частотными датчиками. - Л.: Энерги , 1970, с. 282/325, фиг.11-18. *

Similar Documents

Publication Publication Date Title
US3996481A (en) FET load gate compensator
US4295089A (en) Methods of and apparatus for generating reference voltages
SU1330727A1 (en) Pulse-running frequency multiplier
SU1019592A1 (en) Multivibrator
SU366572A1 (en) ALL-UNIQUE • PZTE;: 7..s -.-. '; Ь :: ^ 1Е1ГА ;; ; bkbsho7e; cha, IBA ^ _ ^
SU832601A1 (en) Analogue storage
SU1234970A1 (en) Amplitude-to-time converter
SU1290465A1 (en) Frequency regulator
SU641462A1 (en) Integrator
SU1243094A1 (en) Multichannel time-pulse converter
SU1597757A1 (en) Active power-to-constant voltage converter
SU1444708A1 (en) Device for controlling electric motor speed
SU1046918A1 (en) Pulse generator
SU1285570A1 (en) Pulse shaper
RU1798905C (en) Pulse-width converter digital tracing electric drive
SU1053281A1 (en) Time pulse discriminator
SU748795A1 (en) Device for shaping radio pulses
SU1259226A1 (en) Device for controlling temperature
SU1012438A1 (en) Pulse-time converter
SU911679A1 (en) Pulse generator
SU1621160A1 (en) Pulse-width modulator
SU788369A1 (en) Pulse-width converter
SU1237993A1 (en) D.c.resistance-to-time interval converter
SU1095361A2 (en) Pulse shaper
SU1160548A1 (en) Single pulse shaper