SU1323984A1 - Способ определени сопротивлени изол ции электрических сетей и устройство дл его осуществлени - Google Patents

Abstract

Изобретение относитс  к электроизмерительной технике. Цель изобретени  - расширение функциональных возможностей и повышение точности работы устройства. Устройство содержит генератор импульсного сигнала, разв зываюш,ий блок 4, блок 5 фиксации мгновенных значений, элемент 7 задержки, запоминаюш,ий элемент 8 и индикатор 13. В устройство введены фильтр 3, аналого-цифровой преобразователь 6, буферный регистр 9, управл юще-вычислительный блок 10, дешифратор 11 и элемент НЕ 12. Кроме того, в описании представлена функциональна  схема управл юще-вычислитель- ного блока 10. 2 с. и 1 з.п. ф-лы, 4 ил. 1СЛ со to со СО ОО

Description

Фиг.1

I

Изобретение относитс  к элект}к измер 1- тельной технике и предназначено дл  измерени  сопротивлени  изол ции электрических сетей переменного, посто 1шого и неременно-посто нного тока, наход щихс  под рабочим напр жением или обесточенных и имеющих значительные емкости фаз (полюсов ) относительно корпуса.

Цель изобретени  - расширение функциональных возможностей за счет обеспечени  измерени  сопроти лени  изол ции сетей посто нного, переменного и посто нно- переменного тока, наход щимс  под рабочим напр жением или обесточенных и имеющ,их емкости полюсов (фаз) относительно корпуса, при одновременном повьпнемии и сохранении быстродействи .

На фиг. 1 изображена функциональна  схема устройства; на фиг. 2 - функциональна  схема управл юнге-вычислитель- ного блока; на фиг. 3 - эквивалентна  схема контролируемой сети; на фиг. 4 --- форма сигнала илф(1) в течение i-ro периода тестовых импульсов.

Устройство дл  измерени  сопротивлени  изол ции электрических ccTeii (см. фиг. 1) содержит генератор I импу 1Ьс ного сигнала, включеннь.т между корпусом и одним из полюсов (4 аз) конп ро.;|ируе- мой сети 2, к этому полюсу (фаза) подключен вход фильтра 3, последовательно соединенного с развизываюищм блоком 4, блоком 5 фиксации мгновенных значений и аналого-цифровым преобразователем 6, второй вход которого через элемент 7 задержки , а второй вход блока 5 фикскции мгновенных значений непосредственно сорд1 нены с выходом запоминающего элемента , первые входы аналого-цифрового iipeoopa зовател  6 через двунаправлеи1г к тип-, данных соединены с первыми в.ходауи буферного регистра 9 и первыми входа ми-р,. 1,амн управл юще-вычислителыюго блока 10, вю- рой выход которого подключен к управ;1 е- мому первому входу дешифратора i и объединен с открытым КОЛЛеКТОр; Ь М Вч1ХО.ДОМ

элемента 12 НЕ, вход которого -оединем с вторь м выходом анало1Т)-цифро; о; о гфеоб бразовател  6, третий выхол управл ю- ще-вычислительного блока 10 св зан с входом управлени  генератора 1, четвертый выход управл юще-вычислительного блока 10 соединен с входом запомннаюн|,его элемента 8, п тые выходы этого блока через шину адреса подключены к вторым входам дешифратора i 1, выход которого соединен с вторым входом буферно1 о регистра 9, а его выходы подключены к входам индикатора 13.

Управл юще-вычислительный блок iO (см. фиг. 2) содержит микроконтроллер 14, первые входы-выходы которого  вл ютс  первыми входами-выходами управл юплс- вычислительного блока 10 и соединены с первыми входами программируемого тай

23984

2

мера 15 второй вход которого соединен с вторым выходом микроконтроллера 14, третий выход пос.чедиего через двунаправленную линию соединен с первым входом де- с шифратора i 1 и  вл етс  вторым входом- выходом управл юще-вычислительного блока 10, четвертые входы-выходы микроконтроллера 14 через двунаправленную тину адреса соединены с вторыми входами дешифратора 16, выходами щинного форми10 ровател  17 и  вл ютс  п тыми входами- выходами управл ющего-вычислительного блока 10, п тый выход микроконтроллера 14 подключен к одному из выходов элемента 8 И, другой вход которого вместе

,г с входом микроконтроллера 14 соединен с выходом триггера 19, а выход элемента 18 И подключен к первому входу ujHHHoro формировател  17, второй, третий и четвертый ;ходы вместе с первым, вторым и третьим оходом де1пифратора 2() соединены с первым

20 вторым и третьим выходом счетчика 21, вход которого вместе с входом элемента 22 задержки подключен к выходу програ.ммируе- Yoro таймера 15, кроме того, первый выход . шифратора 20 соединен с первыми входами триггеров 19 и 23 и элемента 24 ИЛИ-НЕ

второй выход дешифратора 20 соединен с вторыми входами элемента 24 ИЛИ-НЕ и триггера 23, выход которого  вл етс  вто- ры.м выходом управл юнхе-вычислительного б/юка 10, гретий выход дешифратора 20

,„ через элемент 25 задержки соединен с вторым входом триггера 19, выход элемента 24 ИЛИ- -НЕ подключе} к первому входу элемента 26 И, второй вход которого сое- /UineH с выходом элемента 22 задержки, а выход  вл етс  четвертым выходом управ- л ю1це-вычислите, ьного блока 10.

35

Сущность способа измерени  сопротивлени  изо. заключаетс  в следующем.

В напр жении фаза А - корпус силовой 40 электрической сети посто нно-переменного ток  (фиг. 3), наход щейс  под рабочим напр жением, подвергаемой воздействию импульсов тестового тока амплитуды 1т с частотой Ь, целесообразно выделить три составл ющие: переменную, состо щую из -45 суммы гармонических напр жений, с частотами , кратными сетевой Ua(t), величина которой определ етс  соотношени ми импедан- сов фаз и переменными составл ющими линейных напр жений

50 п..,р Y..(P))-Yc(P)U,....4P) ЬА (Г 7ГГР)4-YB(P)-f Yc(P)/

где UA(P) - изображение по Фурье напр жени  LJ/Ht); Ул/Р),Ув(Р)

Vt(P) -- изображение по Фурье полных импедансов фаз сети относительно корпуса;

UAB (P),

UcA - (P) - изображение no Фурье переменных составл ющих ;1иней- ных напр жений,

посто нную илл, величина которой определ етс  соотношением активных проводимо- стей фаз и посто нными составл ющими линейных напр жений

- B B-Y-- где GA.GB,

GC -- активные проводимости фаз относительно корпуса;

UAB , Ucv- посто нные составл ющие линейных напр жений,

переменную экспоненциальную с частотой т, UA«p(t), величина которой определ етс  частотой и амплитудой тестовых импульсов тока и величиной эквивалентного импеданса изол ции.

Таким образом, напр жение в точке а (фиг. 3) имеет следующий вид: дл  i-ro положительного тестового сигнала

и (t-tl) U(t-tt) + U, +AUi4

- t-tt

f (ли,, - ди,-)е

Т5Г

ДЛЯ отрицательного полупериода тестового импульса

UA(t-l) UA(t-17)+ UAv-f ли -f

+ (диГ-дШе (2)

В выражени х (1) и (2) прин ты следующие обозначени  (по сн емые на фиг. 4): tt(t7) - момент начала формировани  i-ro положительного (отрицательного) полупериода тестовых импульсов; all; X

X (диГ) - максимальное положительное (от- рицателцмое) приращение напр жени  на импедансе изол ции в i-M положительном (отрицательном ) полупериоде по сравнению со средним значением этого напр жени  за i-й период;

Тиз РИЗ-С..З (RHJA ЦКи.в || Ризс) X

Х (СизА-|-- Сизв- -- Сизс - посто нна  времени , эквивалентного импеданса изол ции .

Согласно предлагаемому способу сигнал, описываемый выражени ми (1) и (2), подвергаетс  фильтрации, заключающейс  в подавлении в информативном сигнале переменной составл ющей UA-(t) при минимальном искажении спектра переменной экспоненциальной составл ющей UAexp(t).

После этого с достаточной степенью точности сигнал описываетс  следующим образом (фиг. 4):

UA«(t-tt) UA+ диТ+(ди7.-1-ди)х

.±А

X е т,., , t, t(t,)(3);

и.Ф (t-tr)UA +uUr-f (лиТ-лиГ)

(tr + 4uti).

(4)

Далее, до окончани  переходных процес- сов, вызванных фронтами тестового импульса , измер ютс  и зампоинаютс  щесть мгно- венны х значений сигнала UA4(t)-Ut, и. U-t,

Ub Us, Us в моменты времени t|tn (фиг. 4).

Первые три из этих мгновенны.х значений измер ютс  через промежуток времени Д1, в течение положительного полупериода тестового сигнала; последние три - в течение отрицательного.

Далее сопротивление изол ции Низ вычисл етс  в соответствии с выражением

о„,1 Г 1и)--у - 2 1т L 2UJ-(Ur

(U.;).t ,

2UJ-(Ur+ UJ)

20

(Uoi--uT-u.;.

- 2UJ- (Ur-4-из)

(5)

Определение длительности следующего, (i-i-l)-ro, периода тестового сигнала осуществл етс  в два этапа.

Предварительное значение длительности следующего, (i-+-1) -го, периода тестового сигнала определ етс  исход  из текущего значени  посто нной времени тип эквивалентного импеданса изол ции

Тт, К-т.,(6)

30 гД

С„ - Р„ Цз - Ug

« ui-uf

к - коэффициент, равный, нагтример, 0,1. После этого определ етс  первоначальное значение

Тт,+,/8(7)

В качестве окончательного значени  Д t,+i

(и по (6) - Тт i-i-i) беретс  ближайщее к

Д(+| и кратное при этом целому числу периодов (Тр) сетевого рабочего напр жени .

Измерение сопротивлени  изол ции производитс  циклическим образом, поэтому устройство , реализующее способ, должно быть асинхронным адаптивным автоматом с цик- лом измерени , завис щим от посто нной времени эквивалентного импеданса изол ции .

Устройство, изображенное на фиг. I и предназначенное дл  реализации предлагаемого способа, отвечает этому требованию, поэтому дл  по снени  его работы достаточно рассмотреть i-й цикл измерени , равный по длительности i-му периоду тестового сигнала.

Очередной (i-j) цикл измерени  начинаетс  с установлени  на третьем выходе управл юще-вычислительного блока 10 сигнала «1. Этот сигнал вызывает изменение пол рности тока генератора I с отрицательной на положительную. По фронту этого

импульса, подаваемого на контролируемую сеть 2, начинаетс  перезар д емкости изол ции (см. фиг. 1). Напр жение, описываемое выражением (1), снимаемое с контролируемой сети 2, подаетс  на в.ход фильтра 3. После подавлени  в этом напр жении фильтром 3 составл ющей UA(I) оно через разв зывающий блок 4 (служащий, в частности , дл  гальванической разв зки цепей устройства с контролируемой сетью 2) подаетс  на первый вход блока 5 фиксации мгновенных значений.

По прошествии времени At, после начала i-ro цикла измерени  на четвертом выходе управл юще-вычислительного блока 10 по вл етс  импульс, который фиксируетс  в запоминающем элементе 8 на врем , необходимое дл  четкой выборки мгновенного значени  Ut (фиг. 4) сигнала UAo(t) в блоке 5 фиксации мгновенных значений. Через необходимое дл  запоминани  значени  Ь| врем  (определ емое параметрами элемента 7 задержки ) импульс с выхода запоминающего элемента 8 достигает второго входа аналого- цифрового преобразовател  6, который через врем , необходимое дл  осуществлени  одного цикла преобразовани , на первой группе выходов устанавливает значение УГ в виде цифрового кода, а на втором выходе - сигнал готовности данных, По этому сигналу (поступающему, в частности, на второй вход- выход управл юще-вычислительного блока 10 через элемент 12 НЕ с открытым коллекторным выходом) происходит запись кода с выхода аналого-цифрового преобразовател  6 через двунаправленную щи ну данны.х и первую груцпу входов-выходов управл юще- вычислительного блока 10 в его внутреннее оперативное запоминающее устройство.

Таким же образом происходит измерение и запоминание мгновенных значений 1. Ш. сигнала иАф(1).

Через промежуток времени, равный 4At,- (фиг. 4), на третьем выходе управл юще-вычислительного блока 10 по вл етс  сигнал «О, вызыва  изменение пол рности выходного тока генератора 1 с положительной на отрицательнуво, при это.м импульс на четвертом выходе управл юще-вычислительного блока 10 не вырабатываетс .

Далее через промежуток времени 5At.,, 6д(;, 7 Л t,- после начала цикла измерени  во внутреннее оперативное запоминающее устройство управл юще-вычислительного блока 10 происходит запись мгновенн.ых значений U, ,...,ij7.

После этого в управл юще-вычислитель- ном блоке iO происходит вычисление R.r i tui, TTUI по формулам (5) -(7).

Результат измерени  Циз в данном цикле выставл етс  управл юще-вычислительны.м 6, юком 10 на его первых входах-выходах, одновременно на п тых входах-выходах по вл етс  код адреса индикатора, а на вто

0

5

0

5

0

5

ром входе-выходе - сигнал готовности информации. По этому сигналу дещифра- тор 11, опознав «свой адрес, выдает на выходе сигнал «1, котора  разрещает запись кода RHS с щины в буферный регистр 9, который запоминает его до окончани  следующего цикла измерени . Поскольку выходы буферного регистра 9 соединены с входами индикатора 13, последний в течение (i-f-l)-ro цикла измерени  отображает значение Низ, полученное в результате выполнени  данного (i-ro) цикла измерени .

Работа управл юще-вычислительного блока 10 в i-M цикле измерени  происходит следующим образом.

Окончание (i-1)-го (и начало i-ro) периода происходит в момент изменени  содержимого счетчика 21 с «7 на «О под воздействием 8-го (последнего) в (i-1)-м периоде импульса с выхода таймера 15. Обнуление счетчика 21 приводит к по влению на первом выходе деи1ифратора 20 «1, котора  устанавливает выходы триггеров 19 и 23 и св занный с последним третий выход управл ще-вычислительного блока 0 в единичное состо ние. Сигнал «1 с выхода триггера 19 достигает первого входа микроконтроллера 14, вынужда  его на своих первых, третьем и п тых входах-выходах (и соответственно на первых, вторых и четвертых входах-выходах управл юще-вычислительного блока 10) установить состо ние высокого импеданса. Тем самым управление указанными лини ми передаетс  внещним но отношению к микроконтроллеру 14 блокам (что последний подтверждает установкой логической единицы на своем п том выходе ).

Как только сигнал с п того выхода микроконтроллера 14 достигает второго входа элемента 18 И, на его выходе по вл етс  уровень, разрещающий щинному формирователю 17 установить на шине адреса код, равный коду на выходе счетчика 21.

Таймер 15 после обнулени  счетчика автоматически возобновл ет подсчет импульсов калиброванной частоты, поступающих на его второй вход с второго выхода микроконтроллера 14. Как только число N прощед- ших импульсов становитс  равным 1,- (занесенному в таймер 15 в конце (i-1)-го цикла измерени ).

N N,4;

(8)

где Том - период импульсов калиброванной

частоты,

ка выходе таймера 15 снова по вл етс  импульс . Этот импульс увеличивает на единицу содержимое счетчика 21. По вление кода «1 на выходе счетчика 21 приводит к обнулению всех выходов дешифратора 20 и установлению сигнала «1 на выходе элемента 24 ИЛИ-НЕ и св занном с ним входе элемента 26 И.

Через промежуток времени, примерно равный 0,5 МКС (задаваемый элементом 22 задержки), импульс с выхода таймера 15 достигает второго входа элемента 26 И, передаетс  на его выход,  вл ющийс  четвертым выходом управл юще-вычислительного блока 10. Как только на второй вход- выход управл юще-вычислительного блока 10 поступает импульс (с выхода аналого- цифрового преобразовател  6, через элемент 12 НЕ на фиг. 1), происходит запись кода значени  входного сигнала Ut, наход щегос  в тот момент на первых входах-выходах микроконтроллера 14, в его оперативное запоминающее устройство по адресу AiAgAsl где значени  щестнадцатиричных чисел АЬ АЗ, АЗ определ ютс  внутренней схемо- техникой микроконтроллера 14 и выбираютс  исход  из конкретной программной реализации его алгоритма работы.

По вление на выходе таймера 15 второго и третьего импульсов (через интервалы вре- мени 2At, и ЗД1, соответственно) вызывает выполнение описанной процедуры с той разницей, что коды, соответствующие U2 и Uj запишутс  по адресам А1А2Аз2 и А|А2АзЗ.

Четвертый импульс, выработанный таймером 15, вызывает изменение уровн  на- пр жени  на выходе триггера 23 и третьем выходе управл юще-вычислительного блока 10 с «1 на «О, вызыва  начало формировани  отрицательного полупериода тестового сигнала. Это происходит потому, что при по влении кода «4 на выходе счетчика 21 на вто- ром выходе дешифратора 20 по вл етс  сигнал , вызывающий сброс триггера 23. Кроме того, этот сигнал через элемент 24 ИЛИ-НЕ блокирует элемент 26 И. В результате формировани  и запоминани  мгновенного значени  входного сигнала на четвертом такте не происходит.

По вление на выходе таймера 15 п того и шестого импульсов приводит в итоге к записи в микроконтроллере 14 кодов U7 и Uz по адресам А|А2Аз5 и А|А2Аз6.

По вление седьмого импульса вызывает запоминание значени  Ш, вдобавок к этому происходит запуск микроконтроллера 14 следующим образом.

Наличие кода «7 на выходе счетчика 21 при водит к установлению уровн  «1 на третьем выходе, дешифратора 20. Этот сигнал через врем  задержки, определ емое длительностью процедуры формировани  и запоминани  кода одного мгновенного значени  сиг

нала иАФ(1) и задаваемое параметрами элемента 25 задержки, вызывает сброс триггера 19. Как следствие, на выходах шинного формировател  17 устанавливаетс  состо ние высокого импеданса, на п том выходе микроконтроллера 14 устанавливаетс  уровень «О в подтверждение того, что микроконтроллер 14 вз л на себ  управление ш ина- ми и лини ми.

10

0

5

0

5

После этого в нем происходит вычисление величин, определ емых выражени ми (5)-(8). Результат вычислени  числа At, микроконтроллер 14 заносит в таймер 15 (адрес которого определ етс  дешифратором 16), а результат .вычислени  RH. помещает в соответствующем коде на шину данных (т.е. на первые входы-выходы-управл юще-вычислительного блока 10), сопровожда  его кодом адреса на щине адреса (п тые входы-выходы управл юще-вычислительного блока 10) и импульсом на втором входе-выходе управл юще-вычислительного блока 10.

Управл юще-вычислительный блок 10 и все устройство в целом приход т в исходное состо ние после по влени  на выходе таймера 15 8-го в данном периоде импульса.

Claims (3)

1. Способ определени  сопротивлени  изол ции электрических сетей, заключающийс  в воздействии на контролируемую сеть импульсным сигналом, измерении мгновенных значений напр жени , определении по измеренным значени м величины сопротивлени  изол ции и регулировании периода воздействующего сигнала, отличающийс  тем, что, с целью расширени  функциональных возможностей за счет обеспечени  измерени  сопротивлени  изол ции сетей посто нного , переменного и посто нно-переменного тока, наход щихс  под рабочим напр жением или обесточенных и имеющих емкости полюсов относительно корпуса, при одновременном повышении точности и сохранении быстродействи , формируют импульсный сигнал в виде разнопол рных импульсов тока посто нной амплитуды, подаваемый непосредственно на контролируемую сеть, фильтруют напр жение, снимаемое с одного из полюсов (фаз), сети, производ т измерение трех мгновенных значений напр жени , прошедшего фильтрацию, в моменты времени, равноудаленные друг от друга, а также от начала и конца положительного полупериода импульсного сигнала, а также трех значений этого напр жени  в аналогичные моменты времени в течение отрицательного полупериода этого сигнала, определ ют эквивалентное сопротивление изол ции в соответствии с выражением

50

55 где

R - fOZ J2LiU 21т 2Ut-(

. (Ш)WuJZL ,

2t/.J- (,)

искомое эквивалентное сопротивление изол ции;

амплитуда тестовы.х импульсов тока;

uf...u;x

X (U, ...ц ) - значени  напр жени , прошедшего фильтрацию в указанные BbjQie моменты epejVieHH в течение положительного (отрица- тельного) тестового сигнала, определ ют значение посто нной времени эквивалентного импеданса изол ции в соответствии с выражением

Cuj -- - - tr,

л,

с/./- щ

детиз- искома  посто нна  времени эквивалентного импеданса изол ции; д1, - промежуток времени между измерени ми значений напр жени , прошедшего фильтрацию, предел ют длительность следующего пеиода воздействующего сигнала как велиину , пропорциональную посто нной вре- 20 еци эквивалентного импеданса и равную елому числу периодов переменной состав ющей рабочего напр жени  сети.

2. Устройство дл  определени  сопротивлени  изол ции электрических сетей, со- 25 держащее генератор импульсного сигнала, индикатор, разв зывающий блок, блок фиксации мгновенных значений, элемент задержки , причем первый вход блока фиксации гновенных значений соединен с выходом запоминающего элемента, отличающеес  тем, 30 что с целью расширени  функциональных возможностей, в него дополнительно введены фильтр, аналого-цифровой преобразователь , элемент НЕ с открытым коллекторным выходом, дешифратор, буферный регистр , управл юще-вычислительный блок, 35 причем один выход генератора импульсного сигнала объединен с входом фильтра и подключен непосредственно к одному из полюсов (фаз) контролируемой сети, другой выход генератора импульсного сигнала соеди- 40 нен с корпусом, причем генератор импульсного сигн ала представл ет собой генератор разнопол рных импульсов тока, выход фильтра соединен с входом разв зывающего блока, выход блока фиксации мгновенных значений подключен к первому вхо- 45 ду аналого-цифрового преобразовател , второй вход которого соединен через элемент задержки с выходом запоминающего элемента , первые выходы аналого-цифрового преобразовател  соединены через двунаправленную шину данных с объединенными меж- 0 ду собой первыми входами буферного регистра и первыми входами-выходами управ- л юше-вычислительного блока, а второй выход аналого-цифрового преобразовател  через элемент НЕ с открытым коллектор- - ным выходом подключен к двунаправленной линии, соедин ющей первый вход дешифратора и второй вход-выход управл юще-вычис лительного блока, третий выход которого подключен к входу управлени  генератора импульсного сигнала, четвертый выход соединен с входом запоминающего элемента, а п тые выходы через щину адреса подключены к вторым входам дешифратора, выход которого св зан с вторым входом буферного регистра, выходы которого подключены к входам индикатора.

3. Устройство по п. 2, отличающеес  тем, что управл юще-вычислительный блок содержит микроконтроллер, два дешифратора, программируемый таймер, два триггера, элемент ИЛИ-НЕ, два элемента задержки, два элемента И, счетчик, шииный формирователь , причем первые входы-выходы микроконтроллера объединены с первыми входами программируемого таймера через двунаправленную щину данных и  вл ютс  первыми входами-выходами управл юще-вычисли- тельного блока, второй выход микроконтроллера соединен с вторым входом программируемого таймера, третий вход последнего соединен с выходом первого дешифратора, первый вход которого через двунаправленную линию соединен с третьим выходом микроконтроллера и  вл етс  вторым входом-выходом управл юще-вычислительного блока, вторые входы первого дешифратора соединены через двунаправленную щину адреса с выходами шинного формировател  и четвертыми входами-выходами микроконтроллера , которые  вл ютс  п тыми входами-выходами управл юще-вычислителького блока, п тый выход микроконтроллера соединен с одним входом первого элемента И, другой вход которого объединен с входом микроконтроллера и подключаетс  к выходу первого триггера, а выход первого элемента И соединен с первым входом шинного формировател , второй, третий четвертый входы которого объединены с первым, вторым, третьим входами второго дешифратора и подклю- чень к первому, второму, третьему выходам счетчика, вход которого объединен с входом первого элемента задержки и подключен к выходу программируемого таймера, первый выход второго дешифратора соединен с первыми входами первого и второго триггера соответственно и одним из входов элемента ИЛИ-НЕ, второй выход второго дешифратора соединен с другим входом элемента ИЛИ-НЕ и вторым входом второго триггера выход которого  вл етс  вторым выходом управл юше-вычислительного блока, третий выход второго дешифратора через второй элемент задержки соединен с вторым входом первого триггера, выход элемета ИЛИ-НЕ подключен к первому входу второго элемента И. второй вход которого соединен с выходом второго элемента задержки, а выход  вл етс  четвертым выходом управл юще-вычислительного блока.

(риг.З

/

(pijs.4