SU1317364A1 - Device for digital measuring of acceleration - Google Patents
Device for digital measuring of acceleration Download PDFInfo
- Publication number
- SU1317364A1 SU1317364A1 SU843851023A SU3851023A SU1317364A1 SU 1317364 A1 SU1317364 A1 SU 1317364A1 SU 843851023 A SU843851023 A SU 843851023A SU 3851023 A SU3851023 A SU 3851023A SU 1317364 A1 SU1317364 A1 SU 1317364A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- counter
- inputs
- outputs
- Prior art date
Links
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в высокоточных системах автоматического регулировани скорости или положени исполнительных механизмов с упругой кинематической св зью и фазовыми датчиками положени . Цель изобретени - повышение надежности устройства за счет упрощени его схемы. В конце каждого периода работы делител частоты 2 на два формирователь 3 импульсов вьфабатывает два последовательных импульса, по которым происходит запись числа, накопленного в счетчике 7, в регистр 10 и обнуление счетчика 7 дл подготовки его к следующему такту работы. Отрицательное число представл етс в счетчике 7 обратным кодом и схема ИСКЛЮЧАЮЩЕЕ ИЛИ 11 преобразует его в пр мой код. Управление преобразова нием осуществл ют знаковым разр дом i СО со со 05 4 фикТThe invention relates to computing and can be used in high-precision systems for automatic control of the speed or position of actuators with elastic kinematic coupling and phase position sensors. The purpose of the invention is to increase the reliability of the device by simplifying its circuit. At the end of each period of operation, frequency divider 2 into two pulse shaper 3 outputs two consecutive pulses, by which the number accumulated in counter 7 is written to register 10 and counter 7 is reset to prepare it for the next clock cycle. A negative number is represented in the counter 7 by a reverse code and an EXCLUSIVE OR 11 scheme converts it into a forward code. The transformation is controlled by the sign bit i CO with co 05 4 fict
Description
113113
Изобретение относитс к вычислительной технике и может быть использовано в высокоточных системах автоматического регулировани скорости или положени исполнительных, механизмов с упругой кинематической св зью и фазовыми датчиками положени .The invention relates to computing technology and can be used in high-precision systems for automatically controlling the speed or position of executive mechanisms with elastic kinematic coupling and phase position sensors.
Цель изобретени - повышение надежности устройства за счет упрощени его схемы.The purpose of the invention is to increase the reliability of the device by simplifying its circuit.
На фиг. 1 изображена блок-схема предлагаемого устройства; на фиг. 2 эгаоры напр жений на выходах блоков схемы, по сн ющие работу устройстваFIG. 1 shows a block diagram of the proposed device; in fig. 2 voltage slots at the outputs of the circuit blocks, explaining the operation of the device
Устройство состоит из нуль-орга- на 1 частотного датчика скорости, делител 2 частоты на два, представл ющего собой В-триггер} формировател 3 импульсов, генератора k импуль сов стабильной частоты, ключей 5-и 6, реверсивного счетчика 7, состо щего из триггера 8 младшего разр да и блока 9. включающего в себ все остальные разр ды счетчика регистра 10, дешифратора 11, представл ющего собой блок схем ИСКШО ШОЩЕЕ ВДИ двухвкодовой схемы ИЛИ 12 и блока 13 обнулени младшего разр да счетчика. На вход 14 нуль-органа 1 поступает напр жение , с выхода датчика фазового или импульсного типа (не показан ) астоты . выход 15 нуль-органа 1, вл ющийс выходом датчика, соединен с входом делител 2 частоты на два, пр мой вькод 16 которого соединен с входом формировател 3 импульсов и первым входом ключа 5, а инверсньш выход, 17 соединен с первым входом ключа 6, Первый вьцсод 18 формировател 3 импульсов соединен с входом разрешени записи регистра 10, а второй выход 19 - с входом обнулени старших разр дов счетчика и с первым входом схемы ИЛИ 12. Выход 20 генератора 4 соединен с вторыми входами ключей}, выходы 21 и«22 которых соединены соответственно с входами суммировани и вычитани триггера 8 младшего разр да счетчика Пр мой выход 23 младшего разр да 8 соединен с входом обнулени блока 13 обнулени младшего разр да счетчика, с входом суммировани второго разр да счетчика, вход щего в блок 9, первым входом регистра 10, инверс- ньй выход 24 - с входом вычитани старишх разр дов счетчика. Выход 25, заема счетчика 7 соединен с входомThe device consists of a zero-speed frequency sensor 1, a divider 2 frequencies into two, a B-trigger} driver of 3 pulses, a generator k of stable frequency pulses, keys 5 and 6, a reversible counter 7 consisting of the trigger 8 of the lower bit and the block 9. including all other bits of the register register 10, the decoder 11, which is a block of circuits of the two-code OR 12 circuit of the two-code OR of the counter. The input 14 of the zero-body 1 receives the voltage from the output of the phase or pulse-type sensor (not shown) of the frequency. the output 15 of the zero-body 1, which is the output of the sensor, is connected to the input of the splitter 2 frequencies into two, the direct code 16 of which is connected to the input of the driver 3 of the pulses and the first input of the key 5, and the inverse output, 17 is connected to the first input of the key 6, The first bit 18 of the imaging unit 3 pulses is connected to the register write resolution 10 input, and the second output 19 is connected to the zeroing input of the high-level bits of the counter and to the first input of the OR circuit 12. The output 20 of the generator 4 is connected to the second inputs of the keys}, outputs 21 and "22 which are connected respectively to the inputs of the summation and subtracting the trigger 8 low-order counter Counter My output 23 low-order bit 8 is connected to the zero input of the low zero section of the counter, with the second discharge input of the counter included in block 9, the first input of the register 10, inverse Output 24 - from the subtraction input of the counter bits. Output 25, the loan counter 7 is connected to the input
4242
блока 13, а счетные выходы 26 соеди-; нены с входами регистра 10, выходы 27 и 28 которого соединены с входами схемы ИСКЛЮЧАЮЩЕЕ ИЛИ и знаковымblock 13, and the counting outputs 26 are connected; Units with inputs of register 10, outputs 27 and 28 of which are connected to the inputs of the EXCLUSIVE OR or sign
выходом устройства. Выход 29 схемы ИСЮТЮЧАЮЩЕЕ ИЛИ вл ютс выходами устройства, при этом выход 30 блока 13 соединен с вторым входом схемы ИЛИ 12, выход 31 которой соединен сdevice output. The output 29 of the ORDERING OR circuit is the output of the device, the output 30 of the unit 13 is connected to the second input of the OR circuit 12, the output 31 of which is connected to
входом обнулени триггера 8 младшего разр да счетчика 7.input zero reset trigger 8 low bit counter 7.
Устройство работает следующим образом .The device works as follows.
При переходе через нуль напр жеWhen going through zero for example
5five
00
5five
ки U.J, выходной обмотки датчикаki u.j, sensor output winding
нуль-орган 1 формирует пр моугольные импульсы, которые поступают на вход делител 2 на два. Пр мой 16 и инверсный 17 выходы делител 2 Hai два управл ют первым 5 и вторым 6 ключами, пропускающими импульсы „ высокочастотного генератора 4 соответственно на суммирующий и вычитающий входы реверсивного счетчика 7. В конце каждого периода работы делител 2 на два формирователь 3 импульсов вырабатывает два последовательных импульса 18 и 19, по которым происходит запись числа, накопленного вthe zero-body 1 forms rectangular pulses that are fed to the input of the divider 2 by two. Direct 16 and inverse 17 outputs of divider 2 Hai two control the first 5 and second 6 keys, passing pulses of the high-frequency generator 4 to the summing and subtracting inputs of the reversing counter 7, at the end of each period of operation of the divider 2 into two pulse generator 3 pulses consecutive pulses 18 and 19, by which the number accumulated in
счетчике 7, в регистр 10 и обнуление счетчика дл подготовки его к следующему такту работы. Отрицательное число Представл етс в счетчике обратным кодом, поэтому введена схе35 ма ИСКЛЮЧАЮЩЕЕ ИЛИ, преобразующа его в пр мой код 29. Управление преобразованием осуществл етс знаковым разр дом 28 регистра 10. counter 7, into register 10, and resetting the counter to prepare it for the next clock cycle. Negative Number Represented in the counter as a reverse code, therefore, an EXCLUSIVE OR scheme has been introduced that converts it into forward code 29. The conversion is controlled by the significant bit 28 of register 10.
О Таким образом, в течение первого периода напр жени U(Тдп, ) в реверсивном счетчике суммируютс импуль сы генератора, а в течение второго () - вычитаютс . При вращении О Thus, during the first period, the voltage U (Tdp,) in the reversible counter is summed up by the pulses of the generator, and during the second () is subtracted. While rotating
45 объекта со скоростью ц; частота выходного сигнала датчика положени мен етс по закону45 objects with speed q; the frequency of the output signal of the position sensor varies according to the law
ff
АПAP
f -е 21Г f 21e
(1)(one)
где fjj - частота питани датчика.where fjj is the frequency of the sensor supply.
СледоватепьнО} если обьект неподвижен или вращаетс с посто нной .скоростью, то Т,П1 Тд„1 и к концу второго периода Ng 0. При вращении объекта с ускорением Т д„ чь т к мо- менту считывани код в счетчике больше или меньше нул в зависимости отConsequentially} if the object is stationary or rotates with a constant speed, then T, P1 Td "1 and by the end of the second period Ng 0. When the object rotates with acceleration T d" t to the moment of reading, the code in the counter is greater or less than zero depending on the
313313
направлени вращени , поэтому получают отличное от нул значение Ng :directions of rotation, therefore, a value of Ng different from zero is obtained:
NC (Тдщ Тдп1NC (Tdsch Tdp1
)f, (-l--,-l-)f.) f, (-l -, - l-) f.
- ff- ff
дпг dpg
UJiUji
2ТГ2TG
Ji l--) 2tr Ji l--) 2tr
)(fc ) L 1 Л1±1А11) (fc) L 1 L1 ± 1A11
r r
(f + 4i -)(f + -1.) 0 - 2 П ° 2(f + 4i -) (f + -1.) 0 - 2 P ° 2
LUiLui
ww
T.e; выходной код устройства пропорционален ускорению t объекта.Здесь U), и to,, - средние значени скорости объекта за период и Тд соответственно . Величины (f|5± о) иT.e; the output code of the device is proportional to the acceleration t of the object. Here U), and to, are the average values of the velocity of the object over a period, and Td, respectively. Values (f | 5 ± o) and
WiWi
(fg i о-) обуславливают нелинейность(fg i o-) cause non-linearity
измерител , однако при реальных величинах f (2,5-10) кГц и (а)/2«-)„д 20-60 Гц последней можно пренебречь и считать характеристику линейной:the meter, however, with real values of f (2.5-10) kHz and (a) / 2 "-)" d 20-60 Hz, the latter can be neglected and the characteristic should be considered linear:
N N
S.L11S.L11
ЧH
(3)(3)
в предлагаемой схеме при переходе кода счетчика 7, в режиме вычитани через нуль (из 000. . .00 в 1,11.. 11) происходит потер информации соответствующей одному импульсу, так как оба числа соответственно в пр мом и обратном коде равны нулю,Чтобы избежать это и тем самым повысить точность измерени , необходимо переводить код счетчика при вычитании из 000...00 в 111...10. Дл этого в устройство дополнительно введены схема ИЛИ 12 и схема 13 обнулени младшего разр да счетчика 7. Ее выход 30 устанавливаетс в 1 при переходе кода счетчика 7 через нуль по сигналу с выхода 25 заема счетчика и воздействует через схему ИЛИ 12 на R-вход триггера младшего разр да счетчика. Установка последнего в О блокирует схему обнулени млад36 4in the proposed scheme, when the counter code 7 goes over, in the zero-subtraction mode (from 000. .00 to 1.11 .. 11), there is a loss of information corresponding to one pulse, since both numbers in the forward and reverse codes, respectively, are zero, To avoid this and thereby increase the accuracy of measurement, it is necessary to translate the counter code when subtracting from 000 ... 00 to 111 ... 10. To do this, the device additionally introduces the OR 12 circuit and the low-zero circuit 13 of the counter 7. Its output 30 is set to 1 when the counter code 7 is zeroed by the signal from the counter 25 output and acts through the OR circuit 12 on the R input of the trigger minor bit counter. Installing the latter in O locks the resetting circuit.
шего разр да 13 сигналом с выхода 23, и дальнейшее вычитание происходит , начина с кода 1111..,10.This bit is 13 by the signal from output 23, and further subtraction occurs, starting with code 1111 .., 10.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843851023A SU1317364A1 (en) | 1984-12-19 | 1984-12-19 | Device for digital measuring of acceleration |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843851023A SU1317364A1 (en) | 1984-12-19 | 1984-12-19 | Device for digital measuring of acceleration |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1317364A1 true SU1317364A1 (en) | 1987-06-15 |
Family
ID=21161159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843851023A SU1317364A1 (en) | 1984-12-19 | 1984-12-19 | Device for digital measuring of acceleration |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1317364A1 (en) |
-
1984
- 1984-12-19 SU SU843851023A patent/SU1317364A1/en active
Non-Patent Citations (1)
Title |
---|
Бургин Б.Ш., Хорошавин В.П. Использование дополнительных обратных св зей дл модельного управлени двухмассовой электромеханической системой. - В кн.: Электрооборудование автоматизированных установок. Проектирование аналого-цифровых систем на интегральных схемах /Под ред. Б.В.Шамр . М.: Машиностроение, 1976, с. 177-180, 194-195. Патент ВНР № 162993, кл. G 01 Р 3/Х6, 1969. Авторское свидетельство СССР № 685987, кл. G 01 Р 15/08, 1978. /4, . (54) УСТРОЙСТВО ЦИФРОВОГО ИЗМЕРЕНИЯ УСКОРЕНИЯ * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2775727A (en) | Digital to analogue converter with digital feedback control | |
EP0068704B1 (en) | Speed meter systems | |
SU1317364A1 (en) | Device for digital measuring of acceleration | |
JPH07229910A (en) | Pulse counter circuit | |
JPS62187210A (en) | Pulse distribution type position detecting device | |
SU1272254A1 (en) | Digital meter of shaft acceleration | |
SU1015306A1 (en) | Relative speed difference digital meter | |
SU1239822A1 (en) | Device for stabilizing speed of electric drive | |
JP2649486B2 (en) | Interpolation circuit | |
SU432577A1 (en) | DEVICE FOR CONTROL OF THE CONVERTER ANGLE-CODE12 | |
SU651317A1 (en) | Digital interpolator | |
SU1210099A1 (en) | Speed meter with quasi-constant measuring error | |
SU1101740A1 (en) | Pickup of angular position,speed and acceleration of rotating shaft | |
SU1288736A1 (en) | Angular velocity-to-digital converter | |
SU1423730A2 (en) | Apparatus for measuring depth parameters of oil well | |
SU1354420A1 (en) | Digital meter of mean values of mechanical variables | |
SU1352259A1 (en) | Device for measuring power on shaft | |
RU1781822C (en) | Device for determination of absolute position of shaft of actuator | |
SU834892A1 (en) | Analogue-digital converter | |
SU766016A1 (en) | Counting device | |
SU1107055A2 (en) | Pickup of shaft position,speed and rotation acceleration | |
SU789856A1 (en) | Time interval difference meter | |
SU830247A1 (en) | Digital meter of shaft acceleration | |
SU1216826A1 (en) | Number-to-shaft converter | |
SU1402878A1 (en) | Mossbauer spectrometer |