SU1305861A1 - Digital-to-analog converter - Google Patents
Digital-to-analog converter Download PDFInfo
- Publication number
- SU1305861A1 SU1305861A1 SU853885793A SU3885793A SU1305861A1 SU 1305861 A1 SU1305861 A1 SU 1305861A1 SU 853885793 A SU853885793 A SU 853885793A SU 3885793 A SU3885793 A SU 3885793A SU 1305861 A1 SU1305861 A1 SU 1305861A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- adder
- inputs
- code
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к автоматике , в частности к управлению электрическим приводом станков с ЧПУ, и позвол ет повысить быстродействие за счет повышени частоты ШИМ-сигнала на входе фильтра низких частот. Цифровой код числа, записанного в регистр 1, суммируетс с измен ющимс от О до кодом счетчика 2, на вход которого непрерывно поступают импульсы с генератора 3 импульсов. Когда сумма двух чисел, поступающих на входы сумматора 4, будет больше 2-1, сумматор 4 будет переполнен и выход старшего разр да сумматора 4 перейдет из состо ни О в состо ние 1 |Г 1 II , В котором он будет находитьс до переполнени счетчика 2. Длительность импульса на выходе переноса старшего разр да сумматора 4 пропорциональна двоичному числу на- выходах регистра 1. Импульсы с выхода переноса старшего разр да сумматора 4 поступают на вторые входы элементов И 6, 7, на вторые входы которых поступает знаковый разр д с второго выхода регистра 1. В зависимости от знака кода на выходе одного из элементов И 6 или 7 будет последовательность импульсов, длительность которых пропорциональна преобразуемому коду, котора поступает на вход первого или второго ключа 8, 9. Ключ подключает образцовое напр жение U с выхода источника 10 опорного напр жени на инвертирующий или неинвертирующий вход операционного усилител 11, последовательность импульсов поступает на вход фильтра 12 низких частот, на выходе которого выдел етс посто нное напр жение, пропорциональное преобразуемому коду. 1 ил. S СЛ СО О СЛ 00 а 11 I-I &6ncoff 12The invention relates to automation, in particular to the control of an electric drive of CNC machines, and improves the speed by increasing the frequency of the PWM signal at the input of the low-pass filter. The digital code of the number recorded in register 1 is summed with the variable from O to counter code 2, which continuously receives pulses from the generator of 3 pulses. When the sum of the two numbers arriving at the inputs of adder 4 is greater than 2-1, adder 4 will overflow and the output of the high bit of adder 4 will go from state O to state 1 | G 1 II, in which it will remain until the counter overflows 2. The pulse duration at the transfer output of the high bit of the adder 4 is proportional to the binary number at the outputs of register 1. The pulses from the transfer output of the high bit of the adder 4 arrive at the second inputs of elements 6, 7, the second inputs of which receive the sign bit from the second register output 1. Depending on the sign of the code, the output of one of the elements 6 or 7 will be a sequence of pulses, the duration of which is proportional to the code being converted, which enters the input of the first or second key 8, 9. The key connects the sample voltage U from the output of the source 10 of the reference voltage on the inverting or non-inverting input of the operational amplifier 11, the pulse sequence is fed to the input of the low-pass filter 12, the output of which is a constant voltage proportional to the code being converted . 1 il. S SL CO O SL 00 a 11 I-I & 6ncoff 12
Description
Изобретение относитс к автоматике, в частности к управлению электрическим приводом станков с ЧПУ,The invention relates to automation, in particular to the control of the electric drive of CNC machines,
Цель изобретени - повышение быстродействи за счет повышени частоты i ШИМ-сигнала на входе фильтра низких частот.The purpose of the invention is to increase the speed by increasing the frequency i of the PWM signal at the input of the low-pass filter.
На чертеже представлена функциональна схема устройства.The drawing shows the functional diagram of the device.
Преобразователь содержит регистр 1, tO пульсов, и длительностью, равной длина вход которого с входных шин поступает преобразуемый код со знаком, счетчик 2, на вход которого поступают импульсы с генератора 3 импульсов, сумматор 4, инвертор 5, два элемента И 6 и 7, первый 8 и второй 9 ключи, источник 10 опорного напр жени U, операционный усилитель 11 и фильтр 12 низких частот, выход которого вл етс выходом устройства. The converter contains a register 1, tO pulses, and a duration equal to the length of the input whose input transforms the signed code from the input buses, counter 2, to the input of which impulses come from the generator of 3 pulses, adder 4, inverter 5, two elements 6 and 7, the first 8 and second 9 keys, the source 10 of the voltage reference U, the operational amplifier 11 and the low-pass filter 12, the output of which is the output of the device.
Устройство работает следующим образом .The device works as follows.
Устройство представл ет собой преобразователь с промежуточным широтно- импульсным преобразованием. Цифровой код числа, записанного в регистр 1, поразр дно суммируетс с измен ющимс от О до кодом счетчика 2, на вход которого непрерывно поступают импульсы с генератора 3 импульсов. Когда сумма двух чисел, поступающих на входы сумматора 4, больше 2 -1, сумматор 4 переполнен и выход старшего разр да сумматора 4 переходит из состо ни О в состо ние 1, в котором он находитс до переполнени счетчика 2, т.е. когда счетчик 2 возвратитс в состо ние О. Длительность импульса на выходе переноса старшего разр да сумматора 4 пропорциональна двоичному числу на выходах регистра 1The device is a converter with an intermediate pulse-width conversion. The digital code of the number recorded in register 1 is bitwise summed up with the changing code from O to counter code 2, which continuously receives pulses from the generator of 3 pulses. When the sum of the two numbers entering the inputs of adder 4 is greater than 2 -1, adder 4 is full and the high bit output of adder 4 goes from state O to state 1, in which it is before counter 2 is full, i.e. when counter 2 returns to state O. The pulse duration at the high-carry transfer output of adder 4 is proportional to the binary number at the outputs of register 1
гдеWhere
NX- Тп NX-TONX-Tp NX-TO
код на выходе регистра 1register output code 1
период следовани импульсов на выходе генератора 3 импульсов; Т - длительность импульсов наa pulse following period at the output of the pulse generator 3; T is the pulse duration on
выходе переноса старшего разр да сумматора 4. Импульсы с выхода переноса старшего разр да сумматора 4 поступают на вторые входы элементов И 6 и 7, на вторые входы которых поступает знаковые разр д с второго выхода регистра 1. В зависимости от знака кода на выходе одного из элементов И 6 или 7 будет последовательность импульсов.the output of the high-order transfer of the adder 4. Pulses from the high-transfer transfer output of the adder 4 arrive at the second inputs of elements 6 and 7, the second inputs of which receive the significant bit from the second output of register 1. Depending on the sign of the code at the output of one of elements And 6 or 7 will be a sequence of pulses.
длительность которых пропорциональна преобразуемому коду, котора поступает на вход первого 8 или второго 9 ключа. Ключ подключает образцовое напр жение и с выхода источника 10 опорного напр жени на инвертирующий или нейнвертирующий вход операционного усилител 11 соответственно, с периодом , равным периоду следовани имwhose duration is proportional to the code being converted, which is fed to the input of the first 8 or second 9 key. The key connects the reference voltage and from the output of the source 10 of the reference voltage to the inverting or non-inverting input of the operational amplifier 11, respectively, with a period equal to the period following
тельности импульсов в последовательности . С выхода операционного усилител 11 последовательность импульсов поступает на вход фильтра 12 низких частот. Из последовательности импульсов с помощью фильтра вьщел етс посто нное напр жение, пропорциональное преобразуемому коду, пол рность которого определ етс знаком кода.pulses in a sequence. From the output of the operational amplifier 11, the pulse sequence is fed to the input of the filter 12 low frequencies. From the pulse train, the filter selects a constant voltage proportional to the code to be transformed, the polarity of which is determined by the sign of the code.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853885793A SU1305861A1 (en) | 1985-04-17 | 1985-04-17 | Digital-to-analog converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853885793A SU1305861A1 (en) | 1985-04-17 | 1985-04-17 | Digital-to-analog converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1305861A1 true SU1305861A1 (en) | 1987-04-23 |
Family
ID=21173710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853885793A SU1305861A1 (en) | 1985-04-17 | 1985-04-17 | Digital-to-analog converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1305861A1 (en) |
-
1985
- 1985-04-17 SU SU853885793A patent/SU1305861A1/en active
Non-Patent Citations (1)
Title |
---|
Балакай В.К. и др. Интегральные схемы АЦП и ЦАП. - М., 1978, с. 60, рис.1-11. Авторское свидетельство СССР № 690624, кл. Н 03 М 1/66, 1977. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1305861A1 (en) | Digital-to-analog converter | |
SU1201852A1 (en) | Element with controlled conductivity | |
SU1438005A1 (en) | Binary code to position-sign code converter | |
SU1598111A1 (en) | Multichannel d.c. voltage amplifier | |
SU1555674A1 (en) | Apparatus for measuring active and reactive a.c. components | |
SU1120362A1 (en) | Pulse-position device for raising to fractional power | |
SU1181150A1 (en) | Multiplying digital-to-analog converter | |
SU1285602A1 (en) | Device for generating blocked balanced ternary code | |
SU1665514A1 (en) | Unipolar-to-bipolar code translator | |
SU1434543A1 (en) | Frequency digitizer | |
SU1746534A1 (en) | Converter of speed of movement into code | |
RU2057346C1 (en) | Device measuring movement speed | |
SU1476469A1 (en) | Modulo 3 residue code check unit | |
SU1481861A1 (en) | Analog memory | |
SU1545232A1 (en) | Device for determining sign of derivative | |
SU1619242A1 (en) | Generator of basic function systems | |
SU1277400A1 (en) | Bipolar current-to-frequency converter | |
SU1241478A1 (en) | Delta modulation | |
SU1120317A1 (en) | Unit-counting function generator | |
SU1309086A1 (en) | Analog storage | |
SU907757A1 (en) | Device for assymmetric control of pulse-width converter | |
SU1735999A1 (en) | Digital-to-analog converter | |
SU756629A1 (en) | Converter of signals of parametric sensors | |
SU911704A1 (en) | Signal time scale converter | |
SU1580558A1 (en) | Code-to-voltage converter |