SU1304153A1 - Устройство дл управлени инвертором с многоуровневым выходным напр жением - Google Patents

Abstract

Изобретение относитс  к электротехнике и может быть использовано дл  управлени  инвертором с многоуровневым выходным напр жением. Целью изобретени   вл етс  расширение функциональных возможностей. Регулирование частоты выходного напр жени  инвертора осуществл етс  последовательным плавным изменением длительностей крайних на полупериоде импульсов с наименьшей амплитудой. Процесс регулировани  частоты и величины выходного напр жени  осуществл етс  при практическом лосто нстве частоты коммутатора вентилей силовой схемы и при посто нной частоте работы силового формирующего трансформатора инвертора. На всем диапазоне регулировани  обеспечиваетс  гарантированна  продолжительность коммутационных пауз, что повьшает надежность функционировани  инвертора . 4 ил. 1 табл. с S (Л со о ел СО

Description

11

Изобретение относитс  к силовой преобразовательной технике.

Цель изобретени  - расширение функциональных возможностей устройства применительно к его использо- ванию в пшрокорегулируемых инверторах напр жени  с многоуровневым выходным напр жением, формируемым из ипульсов неодинаковых амплитуд.

На фиг, 1 изображена функциональ- на  схема устройства управлени  на фиг. 2 - диаграммы напр женийJ на фиг. 3 - силова  схема инвертора на фиг. 4 - схема распределител .

Допустим, что на нижнем частотном диапазоне полуволна выходного напр жени  инвертора формируетс  из п ти импульсов. Источник 1 управл ющего напр жени , задающий величину выходнго напр жени  инвертора, св зан с усилителем 2 посто нного тока, коэффициент передачи которого равен 0,5. Выход источника 1 подключен также совместно с основными источниками 3 и 4 посто нного напр жени , количе- ство которых в приведенной схеме равно 2 (т.е. в данном случае п 2), к входам сумматоров 5 и 6.

Генератор 7 тактовых импульсов, задающий частоту выходного напр жени  инвертора, св зан с генератором 8 пилообразного напр жени . Амплитуда напр жени  генератора 8 фиксируетс  датчиком 9 амплитуды, сигнал с которого поступает на плюсовой вхс сумматора 10. Минусовой вход сумматора 10 св зан с источником 11 посто нного напр жени . Выход сумматор 10 подключен к входам блоков 12-15 сравнени . Другие входы блоков 12 и 13 сражени  соединены соответственно с выходами сумматоров 5 и 6.

Выход генератора 8 пилообразного напр жени  св зан с входами компари- рующих блоков 16-21 с выходными формировател ми коротких однопол рных импульсов. Второй вход компаратора 16 подключен к выходу усилител  2, а вторые входы компарирующих блоков 17-21 через управл емые ключи 22-26 подсоединены соответственно к источнику 3 посто нного напр жени , выходу сумматора 5, источнику 4, выходам сумматоров 6 и 10. Выходы всех компарирующих блоков через  чейку ИЛИ 27 св заны с логическим распределителем 28 управл ющих импульсов. Выход блока 14 сравнени  соединен с

53 2 управл ющей цепью ключа 22 и с  чейкой И 29, св занной также с инверсным выходом схемы 12 сравнени . Выход блока 15 сравнени  подключен к управл ющей цепи ключа 24 и к схеме И 30, соединенной по входу с инверс- ньм выходом блока 13 сравнени . Выходы элементов И 29 и 30 через  чейку ИЛИ 31 св заны с управл ющей цепью ключа 26. Пр мые выходы схем 12 и 13 сравнени  присоединены соответственно к управл ющим цеп м ключей 23 и 25 а инверсные выходы - к элементам И 29 и 30 и к логическому распределителю 28 управл ющих импульсов. Источники 3 и 4 посто нного напр жени  св заны соответственно с первыми входами сумматоров 32 и 33, на вторые входы которых приходит сигнал с дополнительного источника 11, а выходы которых соединены с входами блоков 14 и 15 сравнени .

Временные диаграммы, по сн ющие процесс функционировани  устройства, приведены на фиг. 2. Тактовые импульсы генератора 7 тактовых импульсов задающего частоту выходного напр жени  инвертора, поступают на вход генератора 8 пилообразного напр жени , выходной сигнал которого, имеющий посто нную крутизну и измен ющуюс  в зависимости от частоты амплитуду, обозначен на фиг. 2 как Ugi,,, . Период сигнала U. соответствует при этом

о

полупериоду выходного напр жени  инвертора . Амплитуда напр жени  U посто нно фиксируетс  датчиком 9 ам- плитуды, выходной сигнал которого поступает на плюсбвой вход сумматора 10 и из величины которог о в сумматоре 10 производитс  вычитание небольщо- го по амплитуде напр жени  источни- ка 11. Выходные напр жени  указанных блоков обозначены на фиг. 2 соответственно как и и,, .

Регулирование величины выходного напр жени  инвертора осуществл етс  источником 1 управл ющего напр жени . При з том формирование фронтов центральных на полупериодах импульсов выходной кривой инвертора, имеющих наибольшую амплитуду А,, производитс  в соответствии с амплитудой напр жени  на выходе усилител  2 посто нного тока (сигнал U,j на фиг.2), имеющего коэффициент передачи, близкий к 0,5, которое посто нно сопоставл етс  в компараторе 16 с развертывающим напр жением U генератора 8. В моменты равенства указанных напр жений компа- рирующим блоком 16 вьфабатываютс  короткие однопол рные импульсы, которые поступают через элемент ИЛИ 27 на логический распределитель 28 управл ющих импульсов, при помощи которого производитс  выдача команд на формирование фронтов центральных выходных импульсов.

Аналогично на нижнем частотном диапазоне вырабатываютс  команды на формирование фронтов выходных импульсов инвертора с меньшими амплитудами . Так, формирование фронтов им- пульсов с амплитудой А j производитс  в моменты равенства напр жений U источника 3 и Uj сумматора 5 мгновенным значением развертьчрающего напр жени  Ug. Формирование фронтов крайних на полупериоде импульсов, имеющих наименьшую амплитуду А,, осуществл етс  в моменты равенства напр жени  Ug и сигналов с выхода источника 4 и сумматора 6.

Беспреп тственное прохождение сигналов с блоков 3-6 на компараторы 17- 2U на нижнем частотном диапааоне обеспечиваетс  соответст:|ующим замыканием управл емых ключей 22-25, осуществл емом по командам схем 12-15 сравнени  (единичйые сигналы на выходах схем 12-15), так как поступающее в этом случае на входы схем 12-15 выходное напр жение сумматора 10 превышает амплитуды сигналов, приход щих на другие входы этих блоков. Крива  выходного напр жени  в рассматриваемом случае формируетс  из п ти импульсов на полупериоде. Г . ,

Величина напр жений основных источников 3 и 4 выбираетс  таким образом , чтобы обеспечить близкий к оптимальному гармонический состав .выходного напр жени  в диапазоне пониженных выходных частот инвертора. В частности, формирование кривой мно- .гоуровневого выходного напр жени  инвертора может быть осуществлено по законам так называемой амплитудно- импульсной модул ции (АИМ), при которой длительности импульсов кривой выходного напр жени  равны между собой, амплитуды выходных импульсов выбира- ютс  соответствующим заданием параметров силовой схемы инвертора таким образом, чтобы исключить из спек-тра выходного сигнала целые массивы паразитных гармонических составл ющих. Дл  реализации на низшем частотном диапазоне законов АИМ величина напр жени  и i-x по пор дку основных источников посто нного напр жени  устройства должна выбиратьс  в соответствии с соотношением U. -г-т- - где и - максимальна  амплитуда ге8т

нератора пилообразного напр жени  8, соответствующа  нижней (начальной) выходной частоте инвертора. В рассматриваемом случае, когда полуволна выходного напр жени  инвертора формируетс  на начальной частоте из п ти импульсов (), целесообразно выбирать Uj -|- 0,2Ug,

зи

и 0,би„ . Коэффициент пере4

вн,

дачи усилител  2 должен быть равен при этом 0,5.

Рост частоты следовани  тактовых импульсов генератора 7 сопровождаетс  пропорциональным изменением амплитуды напр жени  Ug генератора 8, фиксируемой датчиком 9 амплитуды. В процессе повышени  частоты напр жени и о на выходе сумматора 1U сначала становитс  меньше сигнала сумматора 6, затем меньше суммы напр жений источников 4 и 32. Сигналы с выходов блоков 13 и 15 сравнени  при этом размыкают ключи: 24 и 25, крива  выходного .напр жени  инвертора на этом поддиапазоне регулировани  формируетс  из трех импульсов на полупериоде с равньй и длительност ми и амплитудами А х, и А (зПри дальнейшем- увеличении частоты сигнал , становитс  меньше напр жени  Uj сумматора 5, в соответствии с командой блока сравнени  12 ключ 23 размыкаетс . На входы элемента И 29 поступают при этом единичные сигналы с выхода схемы 14 сравнени  и с инверсного выхода блока 12 сравнени , соответствующий сигнал с выхода  чейки И 29 через элемент ИЛИ 31 поступает на управл ющую цепь ключа 26 и вызывает его замыкание. Выход сумматора 10 оказываетс  при этом подключенным к компарирующему блоку 21, формирование фронтов крайних на полупериоде импульсов производитс  в моменты равенства сигналов Ug и и,о . Этому этапу регулировани 

частоты инвертора соответствуют временные диаграммы, приведенные на фиг.2.

Дальнейшее увеличение выходной частоты инвертора приводит к дальнейшему плавному уменьшению длительностей крайних на полупериоде выходных импульсов (см.кривую выходного напр жени  инвертора U на фиг. 2). Отмеувеличение частоты приводит к последовательному уменьшению абсолютного значени  длительности импульсов выходного напр жени  с максимальной амплитудой А . При уменьшении частоты выходного сигнала инвертора описанные процессы повтор ютс  в обратной после довательности.

Одной из наиболее распространенных

ченное уменьшение длительностей край- 10 разновидностей силовых схем инвертоних на полупериоде импульсов продолжаетс  с ростом частоты до тех пор, пока амплитуда суммарного сигнала на выходе сумматора 32 не сравн етс  по величине с напр жением U сумматора 10, после чего на выходе блока 14 сравнени  по вл етс  нулевой сигнал, способствующий размыканию ключа 26, в результате в полуволне выходной кривой начинает формироватьс  по одному импульсу с амплитудой А. Продолжительность крайних на полупериоде импульсов в период времени, предшест

ров с многоуровневым выходным напр жением  вл етс  структура с силовым секционированным трансформатором,упрощенный вариант которой применитель- 15 но к рассматриваемому случаю формировани  трехуровневого выходного напр - жени  приведен на фиг.3.В инверторном блоке на первичной стороне трансформа- тора, нагрузкой которого служит пер- вична  обмотка Wf , осуществл етс  попеременное переключение накрест расположенных вентилей (Т,-Т и Т,-Т ), в результате чего в схему попеременно генерируютс  одноуровневые импульсы

вующий моменту описанных переключений, достигает минимально допустимой вели- обеих пол рностей (напр жение Ц, на чины & , что соответствует минималь- фиг.2). Формирование многоуровнево- ному интервалу времени, необходимому го выходного напр жени  и осу- коммутирующим узлам вентилей силовой ществл етс  при помощи соответствую- схемы дл  восстановлени  своих запира- щих попеременных, осуществл емых син- ющих свойств. Обща  продолжительность 30 хронно с работой вентилей Т,--Т;, -пе --.;, паузы нулевого уровн  на границах по- реключений вентилей Т,. -Т , под- лупериода на рассмотренном поддиапа- соединенных к соответствующим отводам

зоне регулировани  ограничиваетс  на

уровне значени 

2S

мин )

что позвол секционйрованной вторичной обмотки трансформатора. При этом наибольша 

Г1 1 д

ет исключить режимы перегрузки узлов 35 амплитуда импульсов на нагрузке А

коммутации при смене пол рности кривой выходного напр жени . Абсолютна  величина интервала&„ „ зависит от час-. тотных свойств силовых цепей инвертора и составл ет дл  мощных тиристор- 40 при включении l и . ных схем врем  пор дка 100-200 мкс Требуемое зна чение 9„„„ задаетс  в .предлагаемом устройстве параметрически соответствующим выбором напр жени  смещени  дополнительного источника 11 посто нного напр жени , поступающего на сумматоры 10,32 и 33.

наблюдаетс  при включ Т и Т р , импульсы с формируютс  при включ пульсы с наименьшей

TS и Т

В соответствии со ловой схемы многоуров строитс  схема логиче лител  управл ющих имп 45 управлени . Один из во

тов построени  логиче . лител  28 применитель на фиг. 3 структуре с вертора представлен н

После того, как в полуволне выходного сигнала инвертора остаетс  лишь по одному импульсу, дальнейший рост выходной частоты происходит за счет плавного изменени  продолжительности

Распределитель содержит в качестве основных узлов программное посто нное запоминающее логическое устройство ( чейку ППЗУ) 34, перва  адресна  шина которого св зана с инверспауз нулевого уровн  вплоть до момента достижени  указанной длительностью ным выходом блока 12 сравнени , а вто- значени , счита  от начала полуперио- ра  адресна  шина подсоединена через

да, равного8| „. Величина выходного значени  инвертора при этом бли-зка к максимальному значению,и дальнейшее

элемент ИЛИ 35 к инверсному выходу блока 13 сравнени . Последовательность коротких импульсов, поступаю 4153 6

увеличение частоты приводит к последовательному уменьшению абсолютного значени  длительности импульсов выходного напр жени  с максимальной амплитудой А . При уменьшении частоты выходного сигнала инвертора описанные процессы повтор ютс  в обратной последовательности .

Одной из наиболее распространенных

10 разновидностей силовых схем инверто

ров с многоуровневым выходным напр жением  вл етс  структура с силовым секционированным трансформатором,упрощенный вариант которой применитель- но к рассматриваемому случаю формировани  трехуровневого выходного напр - жени  приведен на фиг.3.В инверторном блоке на первичной стороне трансформа- тора, нагрузкой которого служит пер- вична  обмотка Wf , осуществл етс  попеременное переключение накрест расположенных вентилей (Т,-Т и Т,-Т ), в результате чего в схему попеременно генерируютс  одноуровневые импульсы

обеих пол рностей (напр жение Ц, на фиг.2). Формирование многоуровнево- го выходного напр жени  и осу- ществл етс  при помощи соответствую- щих попеременных, осуществл емых син- хронно с работой вентилей Т,--Т;, -пе --.;, реключений вентилей Т,. -Т , под- соединенных к соответствующим отводам

секционйрованной вторичной обмотки трансформатора. При этом наибольша 

при включении l и .

амплитудой А наблюдаетс  при включении вентилей Т и Т р , импульсы с амплитудой А формируютс  при включении Т и Tg,импульсы с наименьшей

TS и Т

В соответствии со структурой сиовой схемы многоуровневого инвертора строитс  схема логического распредеител  управл ющих импульсов системы правлени . Один из возможных вариантов построени  логического распреде- ител  28 применительно к приведенной на фиг. 3 структуре силовой схемы инвертора представлен на фиг. 4.

Распределитель содержит в качестве основных узлов программное посто нное запоминающее логическое устройство ( чейку ППЗУ) 34, перва  адресна  шина которого св зана с инверс

ным выходом блока 12 сравнени , а вто- ра  адресна  шина подсоединена через

элемент ИЛИ 35 к инверсному выходу блока 13 сравнени . Последовательность коротких импульсов, поступающа  от элемента ИЛИ 27, приходит на вход счетного триггера 36, сигнал с инверсного выхода которого через дифференциатор 37 передаетс  на С- вход четырехразр дного двоичного счетчика 38, выходы первых трех разр дов которого подсоединены к соответствующим адресным шинам  чейки ППЗУ 34, а выход старшего разр да подключен к второму входу  чейки ИЛИ 35. О Сброс счетчиков 38 осуществл етс  при помощи сигналов с выхода одновибратона выходе конъюнкторов 43-48 в соответствии с пор дком поступлени  логических сигналов на их входы с пр мого выхода триггера 36 и с соответ- 5 ствующих разр дов  чейки ППЗУ 34.

Последовательность выработки соответствующих команд предварительно подготовленной  чейки ППЗУ 34 в соответствии с сигналами, поступающими на ее адресные шины, отображена в таблице . При этом алгоритм работы I соответствует состо нию системы управлени , при котором на инверсных выходах блоков 12 и 13 сравнени  имера 39, св занного по входу с выходом

седьмого разр да ППЗУ 34 и с дифферен- „„„ . . .. .- , -

циатором 37, , ютс  нулевые сигналы (на адресных

Формирование управл ющих импуль- -шинах блока 34 , ), крива  сов на вентили Т-Т инверторного блока на первичной обмотке трансформатора осуществл етс  в системе при по- .. - j мощи логической части, включающей 20при алгоритме 2 (, ) выход- счетный триггер 40 с пр мым и инверс-на  крива  формируетс  из импульсов ным выходами, конъюнкторы 41 и 42,с амплитудами А, и А, при алгоритме св занные с выходом триггера 36 и с3 (, ) на полупериоде выход- дифференциатором 37. Управл ющие сиг-ной кривой формируетс  по им- налы на вентили Тд-Т вырабатываютс  пульсу с амплитудой А,.

выходного напр жени  при этом формируетс  из максимального количества импульсов с амплитудами А ,, А, А,

Регулирование частоты выходного пр жени  осуществл етс  последовательным плавным изменением длительностей крайних на поЛупериоде импульсов с наименьшей амплитудой, наименее ин- . формативных с позиции вли ни  на спектр « выходного напр жени . Процесс регулировани  частоты и величины выходного напр жени  осуществл етс  при практическом посто нстве частоты коммутации

на выходе конъюнкторов 43-48 в соответствии с пор дком поступлени  логических сигналов на их входы с пр мого выхода триггера 36 и с соответ- ствующих разр дов  чейки ППЗУ 34.

Последовательность выработки соответствующих команд предварительно подготовленной  чейки ППЗУ 34 в соответствии с сигналами, поступающими на ее адресные шины, отображена в таблице . При этом алгоритм работы I соответствует состо нию системы управлени , при котором на инверсных выходах блоков 12 и 13 сравнени  . . .. .- , -

ютс  нулевые сигналы (на адресных

шинах блока 34 , ), крива  .. - j при алгоритме 2 (, ) выход- на  крива  формируетс  из импульсов с амплитудами А, и А, при алгоритме 3 (, ) на полупериоде выход- ной кривой формируетс  по им- пульсу с амплитудой А,.

выходного напр жени  при этом формируетс  из максимального количества импульсов с амплитудами А ,, А, А,

вентилей силовой схемы и при посто нной частоте работы силового формирующего трансформатора инвертора. На всем диапазоне регулировани  обеспечиваетс  гарантированна  продолжительность коммутационных пауз, что облегчает режимы работы узлов коммутации схемы и повьшает надежность функционировани  инвертора в целом.

Claims (1)

1. Формула изобретени 

   Устройство дл  управлени  инвертором с многоуровневым выходным напр жением , содержащее источник управл ю- щего напр жени , св занный с усилителем , п источников посто нного напр жени , п блоков сравнени , п+1 основных сумматоров, генератор тактовых импульсов, св занный с генератором пилообразного напр жени , соединенным с датчиком амплитуды пилообразного напр жени , выход генератора пилообразного напр жени  подключен к первым входам 2п+1 компарирующих блоков с выходными формировател ми ко ротких импульсов, выходы которых через элемент ИЛИ соединены с первым входом распределител  управл ющих импульсов, вторые входы всех компарирующих блоков, кроме первого, через управл емые ключи св заны с источниками посто нного напр жени  и с выходами соответствующих основных сумматоров , первьй источник посто нного на-- пр жени  св зан с входом п+1-го сумматора , выходы основных блоков срав- нени  подсоединены к управл ющим цеп м соответствующих ключей, отличающеес  тем, что, с целью расширени  функциональных возможностей , оно снабжено п дополнительными сумматорами, п дополнительными блоками сравнени  с пр мыми и инверсными выходами, п элементами И, допол- нительным управл емым ключом, элеме ;- том ИЛИ, дополнительным компарирую- щим блоком с выходным формирователем коротких импульсов и дополнительным источником посто нного напр жени , причем выход усилител  подсоединен к второму входу первого компарирующего блока, источник управл ющего напр жени  св зан с первыми входами всех основных сумматоров, кроме первого, вторые входы п сумматоров, кроме первого , подключены к соответствующим основным источникам посто нного напр жени , плюсовой вход первого основного сумматора соединен с датчиком амплитуды пилообразного напр жени , минусовый вход первого основного сумматора св зан с дополнительным источником посто нного напр жени , выход первого основного сумматора присое- динен к первым входам всех блоков сравнени  и через дополнительный ключ к первому входу дополнительного компарирующего блока, который подсоединен к основному элементу ИЛИ, вторые входы основных блоков сравнени  св заны с выходами дополнительных сумматоров , вторые входы дополнительных блоков сравнени  соединены с выходами соответствующих основных сумматоров , входы элементов И соединены с выходами, соответствующих основных блоков сравнени  и с инверсными выходами дополнительных блоков сравнени  которые св заны также с остальными входами распределител  управл ющих импульсов, выходы элементов И св заны через дополнительный элемент ИЛИ с управл ющей цепью дополнительного ключа, пр мые выходы дополнительных блоков сравнени  присоединены к управ л ющр1м цеп м соответствующих основных ключей, второй вход дополнительного компарирующего блока подключен к выходу генератора пилообразного напр жени , входы дополнительных сумматоров св зсшы с соответствующими основными источниками посто нного напр жени  и с дополнительным источником посто нного напр жени , при этом распределитель управл ющих импульсов содержит посто нное запоминающее устройство ПЗУ, содержащее 2п+1 адресных шин и 2п+3 выходных разр дов, од- новибратор с конъюнкторным входом, (п+2)-разр дный счетчик со счетным и установочным входами, два счетных триггера, ди(3)ференциатор, элемент ИЛИ и 2п+4 элементов И, причем первый вход распределител  управл ющих импульсов св зан с входом первого ного триггера, пр мой выход которого св зан с первыми входами всех элементов И, а инверсньй ВЁКОД через дифференциатор присоединен к счетному входу счетчика, к входу второго счетного триггера и к конъюнкторному входу одновибратора, св занному также со старшим разр дом ПЗУ, выход одно- вибратора присоединен к установочному входу счетчика, младшие разр ды счетчика св заны с соответствующими адресными шинами ПЗУ, последний вход распределител  управл ющих импульсов, а также старший разр д счетчика св заны с соответствующей адресной шиной ПЗУ через элемент ИЛИ, а остальные входы распределител  управл ющих импульсов присоединены к соответствующим адресным шинам ПЗУ непосредственно , пр мой и инверсный выходы второго

   II130415312.

   триггера соединены соответственно с ствующих разр дов ПЗУ, причем ПЗУ ны- вторыми входами второго и первого эле- полнено реализующим функциона,аьную за- ментов И, вторые входы остальных эле- висимость в соответствии с табли- ментов И св заны с выходами соответ- цей.

   cpuf.J

   + о

   - О

   сри.:з

   ffCfJiJs MoTzJ t aTs наТг ноТу //efTg ffoTg ffoTfo фие.4

   Редактор E. Копча

   Составитель 0. Парфенова

   Техред И.Попович Корректор М.Самборска 

   Заказ 1322/56Тираж 661Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   .- Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4