SU1297040A1 - Device for calculating function values - Google Patents

Device for calculating function values Download PDF

Info

Publication number
SU1297040A1
SU1297040A1 SU853966277A SU3966277A SU1297040A1 SU 1297040 A1 SU1297040 A1 SU 1297040A1 SU 853966277 A SU853966277 A SU 853966277A SU 3966277 A SU3966277 A SU 3966277A SU 1297040 A1 SU1297040 A1 SU 1297040A1
Authority
SU
USSR - Soviet Union
Prior art keywords
memory block
function
argument
outputs
order
Prior art date
Application number
SU853966277A
Other languages
Russian (ru)
Inventor
Вячеслав Александрович Бархоткин
Виктор Андреевич Бельц
Анатолий Викторович Генералов
Original Assignee
Московский институт электронной техники
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский институт электронной техники filed Critical Московский институт электронной техники
Priority to SU853966277A priority Critical patent/SU1297040A1/en
Application granted granted Critical
Publication of SU1297040A1 publication Critical patent/SU1297040A1/en

Links

Landscapes

  • Image Processing (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть применено в качестве функционального расширител  в составе с большим ЭВМ или в качестве автономного специализированного быстродействующего вычислител . Цепью изобретени   вл етс  сокращение аппаратурных затрат за счет размещени  опорных значений в середине интервала апроксимации.Значение , поступающее с выходов регистра старших разр дов аргумента 1, поступает на входы блоков 2 пам ти опорных значений и номеров интервалов 3, Значени  с выходов блока пам ти 3 и выходов регистра младших разр дов аргумента 4 определ ют значение корректирующей функции, хран щейс  в блоке 5 пам ти, которое вычитаетс  или складываетс  с опорным значением в сумматрре-вычитате- ле 6, управл ющий вход которого через элемент НЕ св зан с выходом старшего разр да регистра младших разр дов аргумента 4. 1 ил. с (ЛThe invention relates to computing and can be applied as a functional expander in a composition with a large computer or as an autonomous specialized high-speed calculator. The chain of the invention is to reduce hardware costs by placing reference values in the middle of the approximation interval. The value coming from the outputs of the high-order register of argument 1 is fed to the inputs of blocks 2 of the memory of reference values and numbers of intervals 3, Values from the outputs of memory 3 and the low-order register outputs of argument 4 determine the value of the correction function stored in memory block 5, which is subtracted or added to the reference value in summator-subtractor 6, the control input This element is NOT associated with the high-order output of the lower-order bit of argument 4. 1 Il. with (L

Description

11eleven

Изобретение относитс  к вычислительной технике и может быть использовано в быстродействующих специализированных вычислител х.The invention relates to computing and can be used in high-speed specialized computers.

Цепью изобретени   вл етс  сокращение аппаратурных затрат за счет размещени  опорных значений функции в середине интервала аппроксимации и, следовательно, уменьшение разр дности кода приращени  функции и кода номера интервала дл  вычислени  функции .The chain of the invention is to reduce hardware costs by placing the function reference values in the middle of the approximation interval and, consequently, reducing the size of the function increment code and the interval number code for calculating the function.

На ертеже показана блок-схема устройства.The drawing shows the block diagram of the device.

Устройство дл  вычислени  функции содержит регистр 1 старших разр дов аргумента, блок 2 пам ти опорных значений , блок 3 пам ти номеров интервалов , регистр 4 младших разр дов аргумента , блок 5 пам ти корректирующей функции, сзгмматор-вычитатель 6, элемент НЕ 7.The device for calculating the function contains a register of 1 high-order bits of the argument, a block of 2 memory of reference values, a block of 3 memory of slot numbers, a register of 4 lower-order bits of the argument, a block of 5 memory of a correction function, a subtractor 6, an item of NOT 7.

Устройство функционирует следующим образом.The device operates as follows.

Вычисление функции производитс  по формулеThe function is calculated by the formula

)|) |

JJ

«F А(“F A (

.2 - 2 t rni.2 - 2 t rni

±cf(qi,x).± cf (qi, x).

де F А( .de F A (.

,т«-к, t "-k

cp(q,Ocp (q, o

mm

) - опорное значение функции,) - the reference value of the function,

код корректирующей функции, зависит от номера поддиапазона q и регистра младших разр дов х,the code of the corrective function depends on the subband number q and the low-order register x,

q - номер поддиапазона .q is the subband number.

(k - разр дность разр дов) интерва35 р дности кода приращени  функции и кода номера интервала, в него дополнительно введены блок пам ти номеров интервалов, блок пам ти корректирующей функции, сумматор-вычитатель и элемеит НЕ, причем выходцл регистра старших разр дов аргумента соединены с адресными входами блока пам ти номеров интервалов, выходы которого соединены с адресными входами первой (k is the bit size) of the interval of the randomness of the function increment code and the interval number code, the interval number memory block, the correction function memory block, the totalizer subtractor and the NOT element are added to it, the output of the high order argument register is connected with the address inputs of the memory block of the interval numbers, the outputs of which are connected to the address inputs of the first

диапазон изменени  аргумента range of argument change

разбиваетс  на 2split into 2

регистра старшихsenior register

лов. Значение злементарной функции в 5 групгал блока пам ти корректирующейfishing The value of the elementary function in 5 groups of the memory block of the corrective

середине интервала принимают за опор- функции, адресные входы второй группы которого соединены с выходами разр дов регистра младших разр дов аргумента , выход старшего разр да кото- 50 рого соединен через элемент НЕ с управл ющим входом сумматора-вычитатеное значениеthe middle of the interval is taken as the support function, the address inputs of the second group of which are connected to the outputs of the bits of the register of the lower bits of the argument, the output of the most significant bit of which is connected through the element NOT to the control input of the adder-read value

г « „.хк2 +2 F А( Jr «„ .хк2 +2 F А (J

Требуемое значение функции вычисл ют , прибавл   к опорному значению или вычита  из него код поправки if(q,x), причем разбиение опорных точек по поддиапазонам производитс  с учетом скорости изменени  первой производной от функции.The required value of the function is calculated by adding or correcting the correction code if (q, x) to the reference value, where the control points are divided into subbands taking into account the rate of change of the first derivative of the function.

л , первый и второй информационные входы которого соединены с выходами соответственно блока пам ти опорных 55 значений и блока пам ти корректирующей функции, а выход сумматора-вычи- тател   вл етс  выходом устройства.l, the first and second informational inputs of which are connected to the outputs of the memory block of the reference 55 values and the memory block of the correction function, respectively, and the output of the totalizer-calculator is the output of the device.

На выходе блоков 2 рабатываетс At the output of blocks 2 it is processed

И 3 пам ти вы5And 3 memories you 5

00

соответственно опорноеrespectively supporting

Г ) 1 значение функции F А( ,- -Он кодD) 1 value of the function F А (, - - It code

номера поддиапазона. На выходе блока 5 пам ти вьфабатьшаетс  дополнительный код корректирующей функции. Если в старшем разф де регистра 4 младших разр дов единица (т.е. код х : ), сигнал с выхода старшего разр да регистра 4 младших разр дов аргумента переводит сумматор-вычитатель 6 в режим вычитани , и из кода функции в опорной точке вычитаетс  код корректирующей функции, если в старшем разр де регистра 4 младших разр дов ноль, то код корректирующей функции , считываемый с выхода блока 5 пам ти, складьшаетс  со значением функции в опорной точке.subrange numbers. At the output of memory block 5, an additional correction function code is inserted. If, in the high order of the de register 4 lower bits, the unit (i.e., the code x:), the signal from the high order output of the register of the lower 4 bits of the argument converts the subtractor 6 into the subtraction mode, and from the function code at the reference point the code of the correction function, if in the high order of the register of the lower 4 bits zero, the code of the correction function read from the output of memory block 5 is added to the value of the function at the reference point.

Claims (1)

Формула изобретени  Устройство дл  вычислени  функции, содержащее регистр старших разр дов аргумента, регистр младших разр дов аргумента и блок пам ти опорных значений , причем выходы регистра старших разр дов аргумента соединены с адресными входами блока пам ти опорныхClaims An apparatus for computing a function comprising a high-order argument register, a lower-order argument register, and a reference value memory block, wherein the outputs of the high-order argument register are connected to the address inputs of the reference memory block. значений, отличающеес  тем, что, с целью сокращени  аппаратурных затрат за счет размещени  опорных значений функции в середине интервала аппроксимации, уменьшени  разр дности кода приращени  функции и кода номера интервала, в него дополнительно введены блок пам ти номеров интервалов, блок пам ти корректирующей функции, сумматор-вычитатель и элемеит НЕ, причем выходцл регистра старших разр дов аргумента соединены с адресными входами блока пам ти номеров интервалов, выходы которого соединены с адресными входами первойvalues, characterized in that, in order to reduce hardware costs by placing the function reference values in the middle of the approximation interval, reducing the bit of the function increment code and the interval number code, the interval number memory block, the correction function memory block are added to it, adder-subtractor and NOT element, with the output of the register of the higher bits of the argument connected to the address inputs of the memory block of the number of intervals, the outputs of which are connected to the address inputs of the first групгал блока пам ти корректирующейcorrective memory block group л , первый и второй информационные входы которого соединены с выходами соответственно блока пам ти опорных 55 значений и блока пам ти корректирующей функции, а выход сумматора-вычи- тател   вл етс  выходом устройства.l, the first and second informational inputs of which are connected to the outputs of the memory block of the reference 55 values and the memory block of the correction function, respectively, and the output of the totalizer-calculator is the output of the device.
SU853966277A 1985-10-15 1985-10-15 Device for calculating function values SU1297040A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853966277A SU1297040A1 (en) 1985-10-15 1985-10-15 Device for calculating function values

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853966277A SU1297040A1 (en) 1985-10-15 1985-10-15 Device for calculating function values

Publications (1)

Publication Number Publication Date
SU1297040A1 true SU1297040A1 (en) 1987-03-15

Family

ID=21201710

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853966277A SU1297040A1 (en) 1985-10-15 1985-10-15 Device for calculating function values

Country Status (1)

Country Link
SU (1) SU1297040A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 962925, кл. G 06 F 7/552, 1981. Оранский A.M. Аппаратные методы в цифровой вычислительной технике. Минск, Изд-во. БГУ, 1977, с. 55 (прототип) . *

Similar Documents

Publication Publication Date Title
EP0078101B1 (en) Sum-of-products multiplier
KR19980014906A (en) Accumulator
US4454590A (en) Programmable signal processing device
SU1297040A1 (en) Device for calculating function values
CA2119283A1 (en) Multiplier Circuit and Division Circuit
GB991734A (en) Improvements in digital calculating devices
ES8401272A1 (en) A processing register for use in digital signal processing systems.
SU881741A1 (en) Digital logarithmic converter
SU1238064A1 (en) Device for extracting square root
SU1285464A1 (en) Dividing device
SU1383345A1 (en) Logarithmic converter
SU1262489A1 (en) Device for calculating logarithmic value
SU1401456A1 (en) Digital device for computing the logarithm of a number
SU504211A1 (en) Multichannel system of formation of complex non-linear dependencies
SU1633376A1 (en) Control system
SU845160A1 (en) Computer of sum of coordinate with values proportional to its derivatives
SU1348830A1 (en) Device for computing angle sine and cosine by table method
SU1522197A1 (en) Device for calculation of cosine of a number
SU1295390A1 (en) Device for calculating logarithm of number
SU1527629A1 (en) Device for calculation of products
SU1179327A1 (en) Device for raising to power
SU1711150A1 (en) Inverse value evaluator
SU1160454A1 (en) Device for calculating values of simple functions
SU1305671A1 (en) Device for calculating values of function z=arccos y/x
SU1141401A1 (en) Device for calculating difference of two numbers