SU1292202A1 - Device for detecting amplitude-phase-modulated signals - Google Patents
Device for detecting amplitude-phase-modulated signals Download PDFInfo
- Publication number
- SU1292202A1 SU1292202A1 SU843780053A SU3780053A SU1292202A1 SU 1292202 A1 SU1292202 A1 SU 1292202A1 SU 843780053 A SU843780053 A SU 843780053A SU 3780053 A SU3780053 A SU 3780053A SU 1292202 A1 SU1292202 A1 SU 1292202A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- outputs
- output
- signal
- Prior art date
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Изобретение относитс к технике передачи данных по каналам св зи и обеспечивает повьшшние помехоза- щиценности при скачках фазы. Устр-во содержит групповой коррел тор 1, блоки 2, 25 пересчета проекций сигнала , преобразователи кода 3, 4, решающий блок 5, блок 6 декодировани , ЙГ1 Д./ М -Hj м-- гщ- ВыкоУдониых -5 1 R (ЛThe invention relates to a technique for data transmission over communication channels and provides greater interference with phase jumps. The device contains a group correlator 1, blocks 2, 25 recalculation of signal projections, code converters 3, 4, decisive block 5, block 6 decoding, YH1 D. / M -Hj m-gs-VykOudonih -5 1 R (L
Description
анализатор 7 фазовой расстройки, коммутаторы 8, 9-, 16-19, сумматоры 10, 11, 21, 22, оперативные запоминающие блоки 12, 13, амплитудный, селектор 14, элементы ИЛИ 15, И 20, 29 33, перемножители 23, 24, усреднители 26, 27, блоки 28,31 сравнени , триггер 30, регистр сдвига 32. В групповом коррел торе 1 вычисл ютс коэф.коррел ции входного группового сигнала с 2 п -опорными сигналами. В решающем блоке 5 они сравниваютс с порогом. В результате сравнени формируетс четырехразр дное двоичное число, которое декодируетс в переданные по данному каналу инфорphase mismatch analyzer 7, switches 8, 9-, 16-19, adders 10, 11, 21, 22, operational storage units 12, 13, amplitude, selector 14, elements OR 15, AND 20, 29 33, multipliers 23, 24 , averagers 26, 27, comparison blocks 28.31, trigger 30, shift register 32. In the group correlator 1, the coefficient of correlation of the input group signal with 2 n-support signals is calculated. In decision block 5, they are compared with a threshold. As a result of the comparison, a four-bit binary number is generated, which is decoded into information transmitted over a given channel.
, Изобретение относитс к технике передачи данных по каналам св зи и может использоватьс дл построени когерентных приемников высокоскоростных многоканальных УПС.The invention relates to communication technology and can be used to construct coherent high-speed multi-channel MSS receivers.
Цель изобретени - повьааение помехозащищенности при скачках фазы.The purpose of the invention is to increase the noise immunity at phase jumps.
На чертеже представлена структурна электрическа схема предлагаемог устройства.The drawing shows a structural electrical circuit of the proposed device.
Устройство дл детектировани амплитудно-фазомодулированных сигналов содержит групповой коррел тор I, первьш блок 2 пересчета проекций сигнала, первый 3 и второй 4 преобразователи кода, ретаюп1ий блок 5, блок 6 декодировани , анализатор 7 :фазовой расстройки, первый 8 и второй 9 коммутаторы, первый 10 и второй 11 сумматоры, первый 12 и второй 13 оперативные запоминающие бло- ; ки, амплитудный селектор 14, элемент ИЛИ 15, третий 16, чет- вертьй 17, п тьй 18 и шестой I9 коммутаторы, первый элемент И 20, третий 21 и четвертьш 22 сумматоры, первый 23 и второй 24 перемножители, второй блок.25 пересчета проекций сигнала, первьй 26 и второй 27 усрад нители, первый блок 28 сравнени , второй элемент И 29, триггер 30, второй блок 31 сравнени , регистр 32 сдвига, третий элемент И 33.The device for detecting amplitude-phase-modulated signals contains the group correlator I, the first block 2 of the signal projection recalculation, the first 3 and second 4 code converters, the retoupler unit 5, the decoding unit 6, the analyzer 7: phase detuning, the first 8 and second 9 switches, the first 10 and second 11 adders, the first 12 and second 13 operational memory block; ki, amplitude selector 14, element OR 15, third 16, fourth 17, five 18 and sixth I9 switches, first element 20, third 21 and quarter 25 adders, first 23 and second 24 multipliers, second block 25 conversion signal projections, the first 26 and the second 27 are delighted, the first comparison unit 28, the second element AND 29, the trigger 30, the second comparison unit 31, the shift register 32, the third element And 33.
мационные символы. Анализатор 7 выра батьшает значени корректирующих коэф. дл каждого канала, которые затем усредн ютс в групповом цифровом интеграторе, состо щем из коммутаторов 8,9, сумматоров 10, 11 и запоминающих блоков 12, 13. Полученные значени коэф. пересчета через коммутаторы 18,19 поступают на блок 2. Дл исключени ложных срабатываний схемы компенсации скачка фазы в случае вхождени в синхронизм предусмотрен детектор синхронизма , состо щий из блока сравнени 28, регистра сдвига 32 и элемента И 33. 1 ип.mation symbols. Analyzer 7 generates the values of the correction coefficients. for each channel, which are then averaged in a group digital integrator consisting of switches 8.9, adders 10, 11, and memory blocks 12, 13. The values of the coefficients obtained. recalculation through switches 18, 19 is received at block 2. To eliminate false positives of the phase jump compensation circuit in the case of synchronization, a synchronism detector is provided, consisting of a comparison unit 28, a shift register 32 and an AND 33 element.
Устройство работает следующим образом.The device works as follows.
Входной групповой сигнал S (n t ) поступает на вход группового корре- л тора 1, в котором по определенному алгоритму на каждом тактовом интервале вычисл ютс коэффициенты коррел ции Хц и У (,2,...,п) входного сигнала с 2 п опорными сигналами . Полученные коэффициенты . преобразуютс в первом блоке 2 по соответствующему алгоритму через первьш 3 и второй 4 преобразователи, кода подаютс в решающий блок 5, где сравниваютс с порогом, равным (l2n|) В результате сравнени формируетс четырехразр дное двоичное число , которое декодируетс в блоке 6 декодировани в переданные по данному каналу УПС информационныеThe input group signal S (nt) is fed to the input of the group corrector 1, in which the correlation coefficients Xc and Y (, 2, ..., n) of the input signal with 2 n are calculated using a specific algorithm for each clock interval signals. The resulting coefficients. are converted in the first block 2 by the appropriate algorithm through the first 3 and second 4 converters, the code is sent to the decision block 5, where they are compared with a threshold equal to (l2n |). As a result of the comparison, a four-digit binary number is generated, which is decoded in the decoder 6 into the transmitted on this channel oops information
символы а,characters a,
3Подстройка значений коэффициентов пересчета cosQ и sinQj, (k 1,2,...,п) осуществл етс сигналами , поступающими с п того 18 и шесто- го 19 коммутаторов. Анализатор 7 фазовой расстройки вырабатьтает значени корректирующих коэффициентов 3 The adjustment of the values of the conversion factors cosQ and sinQj, (k 1,2, ..., p) is carried out by signals from the fifth 18th and sixth 19 switches. The phase mismatch analyzer 7 generates the values of the correction factors.
лхlh
и uY. ( ,2,. . . ,п) дл каждого канала, которые затем усредн ютс в групповом цифровом интеграторе , состо щем из первого 8 и второго 9 коммутаторов, первого 10 и второго 11 сумматоров и первого 12and uY. (, 2, ..., p) for each channel, which are then averaged in the group digital integrator consisting of the first 8 and second 9 switches, the first 10 and second 11 adders and the first 12
и второго 13 запоминающих блоков. Полученные на выходе первого 12 и второго 13 запоминающих блоков зна- .чени cos (f и sin ср (k 1 ,2, ... ,n) через п тый 18 и шестой 19 коммутаторы коммутируютс на входы первого блока 2.and second 13 storage blocks. The values of cos (f and sin cf (k 1, 2, ..., n)) obtained at the output of the first 12 and second 13 storage blocks through the fifth 18 and sixth 19 switches are switched to the inputs of the first block 2.
Амплитудный селектор 14 анализирует сигналы А ( выраба- тьшает сигнал и,.при обработке сигналов с минимальной амплитудой (класс S (1) и сигнал Uj при обработке сигналов с максимальной амплитудой (класс S (3). Элемент ИЛИ 15 осуществл ет операцию логического сложени сигналов U, V U U . Тактовый сигнал и2 служит дл синхрон- ной с обрабатьшаемыми сигналами А (Х ,У|) , k 1,п выдачи из первого 12 и второго 13 запоминающих блоков соответствующих коэффициентов соверши sintf, k l,n. При отсутствии скачка фазы Tpiirrep 30 находитс в естественном состо нииAmplitude selector 14 analyzes signals A (generates a signal and, when processing signals with a minimum amplitude (class S (1) and signal Uj, when processing signals with a maximum amplitude (class S (3). Element OR 15 performs the logical addition operation signals U, VUU. The clock signal u2 serves for synchronization with the processed signals A (X, Y |), k 1, n outputs from the first 12 and second 13 storage blocks of the corresponding coefficients sintf, kl, n. In the absence of a phase jump Tpiirrep 30 is in its natural state
О.ABOUT.
сыпки в первом 26 и втором 27 усреднител х . Амплитуда усредненного сигнала sinM сравниваетс во втором блоке 31 сравнени с пopoгosyrup in the first 26 and second 27 averagers. The amplitude of the averaged signal sinM is compared in the second comparison block 31 with the second
5 П, и в случае его превышени по сигналу и при наличии сигнала синхронизма U|Q вторым элементом И 29 формируетс сигнал установки триггера 30 в состо ние Лог.1.5 P, and if it is exceeded by the signal and in the presence of a synchronization signal U | Q, the second element I 29 generates a signal for setting the trigger 30 to the state Log.1.
10 Сравнение сигнала sin дер с порогом П„ преследует цель уменьшить вли ние небольших случайных флуктуации фазы, которые вызываютс гаумами в каналах . З.начение порога П выбираетс 10 Comparison of the sinder signal with the threshold Pn is intended to reduce the effect of small random phase fluctuations, which are caused by gaums in the channels. 3. The value of the threshold P is selected.
15 в пределах sin 3 - sin 5°. На следующем тактовом интервале сигналом U третий коммутатор 17 размыкаетс , - чем достигаетс запоминание предьщу- щего состо ни первым и вторьм усред20 нител ми 26 и 27, а п тый и шестой коммутаторы 18 и 19 коммутируют на выход сигналы с выхода второго блока 25 пересчета проекций сигнала. При этом на очередном тактовом интери сигналом Ug с его выхода на выхо- вале сигналы cosCp, и sinqi, k 1 ,п ды п того 18 и шестого 19 коммутато- преобразуютс дополнительно во втором блоке 25 в соответствии с заданными алгоритмами, т.е. осуществл етс компенсаци скачка фазы. С выхо- 30 да п того 18 и шестого 19 коммутаторов откорректированные сигналы cosqi| и sinq),,, k 1 ,п поступают ...15 within sin 3 - sin 5 °. At the next clock interval by the signal U, the third switch 17 is disconnected - the memory of the previous state is achieved by the first and second mediums 20 strings 26 and 27, and the fifth and sixth switches 18 and 19 switch the output signals from the output of the second projection recalculation unit 25 signal. At the same time, at the next time interval signal Ug from its output at the output, the signals cosCp, and sinqi, k 1, parallels the 18 and sixth 19 switches are additionally converted in the second block 25 in accordance with predetermined algorithms, i.e. phase compensation is performed. With output 30 and p of the 18 and sixth 19 switches, the corrected signals cosqi | and sinq) ,,, k 1, n do ...
ров коммутируютс первые их входы, а четвертый коммутатор 17 подключает сигналы на входы третьего и четвертого сумматоров 21 и 22, когда о.бра батьшаютс сигналы из классов S (Г) ИЗ (3). Сигнал управлени четвертым коммутатором 7 формируетс :первым элементом И 20, реализующим функцию U4 Л U9.Сигналы А (X,Y) соответствуюпдие классам S (1) и S (3), поступают на входы третьего 21 и четвертого 22 сумматоров. Полученные сигналы масштабируютс путем умножени их амплитуд в первом 23 и втором 24 перемножител х на коэффициенты Qi и о., которые коммутируютс третьим коммутатором 16, в зависимости от наличи управл ющего сигнала S, (1) либо S (3). Амплитуда сигналов Хц и Yj , соответствующа . сигналу. R (1), умножаетс на коэфна входы первого блока 2 и первые входы первого 10 и второго II суммаThe ditch switches their first inputs, and the fourth switch 17 connects the signals to the inputs of the third and fourth adders 21 and 22 when the signals from the S (T) FROM (3) classes are processed. The control signal of the fourth switch 7 is formed: by the first element AND 20, implementing the function U4 L U9. The signals A (X, Y) corresponding to the classes S (1) and S (3) are fed to the inputs of the third 21 and fourth 22 adders. The received signals are scaled by multiplying their amplitudes in the first 23 and second 24 multipliers by the coefficients Qi and o., Which are switched by the third switch 16, depending on the presence of the control signal S, (1) or S (3). The amplitude of the signals Hc and Yj, respectively. signal. R (1), multiplied by the wavelength inputs of the first block 2 and the first inputs of the first 10 and second II sum
j торов. В конце цикла обработки сигналов Х и У сигналом Ug триггер 30 устанавливаетс в состо ние Лог.О и устройство возвращаетс в первоначальное состо ние.j tori. At the end of the X and Y signal processing cycle by the signal Ug, trigger 30 is set to the Log state. O and the device returns to the initial state.
40 Чтобы избежать ложных срабатьша- ний схемы компенсации скачка фазы в случа х вхождени в синхронизм, в предложенном устройстве предусмотрен детектор синхронизма, состо щий40 To avoid false triggering of a phase jump compensation scheme in cases of synchronization occurrence, a synchronization detector is provided in the proposed device.
45 из первого блока 28 сравнени ,, регистра 32 сдвига и третьего элемента И 33.45 of the first comparison block 28, the shift register 32 and the third element AND 33.
фициент (xfficient (xf
а амплитуда сигналовand the amplitude of the signals
X и У|, соответствующа сигналам из класса S (3) , умножаетс на о.X and Y |, corresponding to signals from class S (3), are multiplied by o.
Промасштабированные подобным образом амплитуды сигналов X , и УК соответствуют значени м тригонометрических функций sinuq) соответственно, где Mf uCf + Р, Л( - величина скачка фазы с точностью +45 , а 9 - помеха в канале УПС. Полученные значени cos Atp и sinuCfe усредн ютс в течение по The amplitudes of signals X and CCs similarly scaled correspond to the values of the trigonometric functions sinuq), respectively, where Mf uCf + P, L (is the magnitude of the phase jump with an accuracy of +45, and 9 is a disturbance in the OPS channel. The obtained values of cos Atp and sinuCfe are average for
1292202412922024
сыпки в первом 26 и втором 27 усреднител х . Амплитуда усредненного сигнала sinM сравниваетс во втором блоке 31 сравнени с пopoгosyrup in the first 26 and second 27 averagers. The amplitude of the averaged signal sinM is compared in the second comparison block 31 with the second
5 П, и в случае его превышени по сигналу и при наличии сигнала синхронизма U|Q вторым элементом И 29 формируетс сигнал установки триггера 30 в состо ние Лог.1.5 P, and if it is exceeded by the signal and in the presence of a synchronization signal U | Q, the second element I 29 generates a signal for setting the trigger 30 to the state Log.1.
10 Сравнение сигнала sin дер с порогом П„ преследует цель уменьшить вли ние небольших случайных флуктуации фазы, которые вызываютс гаумами в каналах . З.начение порога П выбираетс 10 Comparison of the sinder signal with the threshold Pn is intended to reduce the effect of small random phase fluctuations, which are caused by gaums in the channels. 3. The value of the threshold P is selected.
15 в пределах sin 3 - sin 5°. На следующем тактовом интервале сигналом U третий коммутатор 17 размыкаетс , - чем достигаетс запоминание предьщу- щего состо ни первым и вторьм усред20 нител ми 26 и 27, а п тый и шестой коммутаторы 18 и 19 коммутируют на выход сигналы с выхода второго блока 25 пересчета проекций сигнала. При этом на очередном тактовом интерна входы первого блока 2 и первые входы первого 10 и второго II сумма15 within sin 3 - sin 5 °. At the next clock interval by the signal U, the third switch 17 is disconnected - the memory of the previous state is achieved by the first and second mediums 20 strings 26 and 27, and the fifth and sixth switches 18 and 19 switch the output signals from the output of the second projection recalculation unit 25 signal. At the same time, at the next clock intern the inputs of the first block 2 and the first inputs of the first 10 and second II sum
торов. В конце цикла обработки сигналов Х и У сигналом Ug триггер 30 устанавливаетс в состо ние Лог.О и устройство возвращаетс в первоначальное состо ние.tori. At the end of the X and Y signal processing cycle by the signal Ug, trigger 30 is set to the Log state. O and the device returns to the initial state.
Чтобы избежать ложных срабатьша- ний схемы компенсации скачка фазы в случа х вхождени в синхронизм, в предложенном устройстве предусмотрен детектор синхронизма, состо щийIn order to avoid false triggers of a phase jump compensation scheme in cases of synchronization occurrence, a synchronization detector is provided in the proposed device.
из первого блока 28 сравнени ,, регистра 32 сдвига и третьего элемента И 33.from the first comparison block 28, the shift register 32 and the third element AND 33.
Амплитуда сигналов сравниваетс в первом блоке 28 сравнени с порогом П,, а результат сравнени записьша- етс в соответствующую данному каналу чейку регистра 32 сдвига Выходы регистра 32 сдвига объединены через третий элемент И 33. В случае, когда во всех каналах УПС подстройка фаз будет завершена, амплитуды сигналов siniq, 1 ,n станут меньше порога и во все чейки perHctpa сдвига 32The amplitude of the signals is compared in the first comparison unit 28 with the threshold P, and the comparison result is written into the corresponding cell of the shift register 32. The outputs of the shift register 32 are combined through the third element 33. In the case where in all the UPC channels the phase adjustment is completed , the amplitudes of the siniq, 1, n signals will become less than the threshold and in all cells of the perHctpa shift 32
5five
будут записаны Лог.1,третьим элементом И 33 формируетс сигнал U, разрешающий компенсацию скачка фазы Сигнал и 5 служит дл очищени регистра 32 сдвига при первоначальном вхождении в синхронизм. Тактовый сигнал служит дл сдвига информации в регистре 32 сдвига.Log.1 will be recorded, the third element AND 33 forms the signal U, allowing compensation of the phase jump Signal and 5 serves to clear the shift register 32 during the initial synchronization. The clock signal serves to shift the information in the shift register 32.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843780053A SU1292202A1 (en) | 1984-08-08 | 1984-08-08 | Device for detecting amplitude-phase-modulated signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843780053A SU1292202A1 (en) | 1984-08-08 | 1984-08-08 | Device for detecting amplitude-phase-modulated signals |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1292202A1 true SU1292202A1 (en) | 1987-02-23 |
Family
ID=21134465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843780053A SU1292202A1 (en) | 1984-08-08 | 1984-08-08 | Device for detecting amplitude-phase-modulated signals |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1292202A1 (en) |
-
1984
- 1984-08-08 SU SU843780053A patent/SU1292202A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 543195, кл. Н 04 L 27/22, 1975. cosa Ksinciiflf тт Такты * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4779266A (en) | Encoding and decoding for code division multiple access communication systems | |
US4493080A (en) | Error correcting code decoder | |
DK0705510T3 (en) | Receives a direct-sequence spread-spectrum signal using the rake principle | |
RU99114846A (en) | PHASE SHIFT ENCODED CHANNEL | |
US4779265A (en) | Multiple access communication system | |
SU1292202A1 (en) | Device for detecting amplitude-phase-modulated signals | |
Kamakura et al. | A new modulation scheme using asymmetric erorr-correcting codes embedded in optical orthogonal codes for optical CDMA | |
KR100687947B1 (en) | Hardware efficient fast hadamard transform engine | |
US3237160A (en) | Semiconductor multiple-word correlator | |
US7290927B2 (en) | Method and device for convolutive encoding and transmission by packets of a digital data series flow, and corresponding decoding method and device | |
JP2000049881A (en) | Communication system | |
SU1043830A1 (en) | Discrete signal digital adaptive corrector | |
SU832733A1 (en) | Digital adaptive signal corrector | |
SU1083374A1 (en) | Adaptive digital corrector of intersymbol interference | |
SU687612A1 (en) | Error detecting and correcting apparatus | |
SU684763A1 (en) | Decoder for communication system with solving feedback | |
JPS6334666B2 (en) | ||
JPS5912649A (en) | Synchronizing circuit of viterbi decoder | |
SU788406A1 (en) | Device for receving discrete information with supervisory feedback | |
SU1228291A1 (en) | Digital decoding device | |
SU1061288A2 (en) | Device for receiving multiposition composite signals | |
SU447718A1 (en) | Device for determining a pseudo-random signal by delay | |
SU1345354A2 (en) | Converter of pulsed/code-modulated signals to delta-modulated signals | |
SU1053310A1 (en) | Digital communication system with error correction | |
SU1042203A1 (en) | Device for detecting phase-modulated signals |