SU1282163A1

SU1282163A1 - Calculating device

Info

Publication number: SU1282163A1
Application number: SU853919154A
Authority: SU
Inventors: Константин Иванович Заподовников; Петр Николаевич Тиссен
Original assignee: Томский политехнический институт им.С.М.Кирова
Priority date: 1985-07-01
Filing date: 1985-07-01
Publication date: 1987-01-07

Abstract

Изобретение относитс к электрическим вычислительным устройствам и может быть использовано в- аналоговых вычислительных машинах. Целью изобретени вл етс расширение диапазона величин входных сигналов.Вычислительное устройство содержит первый и второй операционные усилители, к инвертирующему входу каждого из которых подключены соответствующие масштабные резисторы. Коллектор первого логарифмирующего транзистора подключен к инвертирующему входу второго операционного усилител ,выход которого через первый токоогра- ничительный резистор соединен с эмиттером первого логарифмирующего транзистора и эмиттером первого ан- тилогарифмирующего транзистора.Коллектор последнего соединен с инвертирующим входом первого операционного усилител . База первого анти- логарифмирующего транзистора подключена к шине нулевого потенциала , а также третий и четвертый операционные усилители. Между инвертирующим входом и выходом третьего операционного усилител подключен третий масштабный р- зистор.Первый вывод четвертого масштабного резистора подключен к инвертирующему входу четвертого операционного усилител . Выход последнего через второй токоограничительный резистор соединен с эмиттерами второго логарифмирующего и второго антилогарифмиру- ющего транзисторов, коллекторы которых подключены к инвертирующим входам соответственно четвертого и третьего операционных усилителей. А также п тый, шестой, седьмой, восьмой, дев тый и дес тый масштабные резисторы , п тый, шестой, седьмой и вось- :мой операционные усилители, сумма- гор, первый, второй, третий и четвертый фазоинверторы, первый и второй переключатели, блок определени знака сигналов, первый, второй, третий , четвертый, п тьй и шестой огра- ничительные диоды, одиннадцатый,двенадцатый , тринадцатый и четырнадцатый масштабные резисторы. Выходы первого и второго фазоинверторов через одиннадцатый и двенадцатый масштабные резисторы подключены к инвертирующим входам п того и шестого операционных усилителей. Вькод третьего фазоинвертора соединен с первым входом сумматора, второй вход которого подключен к выходу седьмого операционного усилител . Устройство позвол ет вычисл ть функцию F fz/x) y. 1 ил. I СЛThe invention relates to electrical computing devices and can be used in analog computing machines. The aim of the invention is to expand the range of values of the input signals. The computing device contains the first and second operational amplifiers, the inverting input of each of which is connected to the appropriate scale resistors. The collector of the first logarithmic transistor is connected to the inverting input of the second operational amplifier, the output of which through the first current limiting resistor is connected to the emitter of the first logarithmic transistor and the emitter of the first antilog-transforming transistor. The collector of the latter is connected to the inverting input of the first operational amplifier. The base of the first anti-logarithmic transistor is connected to the zero potential bus, as well as the third and fourth operational amplifiers. A third scale resistor is connected between the inverting input and the output of the third operational amplifier. The first output of the fourth large-scale resistor is connected to the inverting input of the fourth operational amplifier. The output of the latter through the second current-limiting resistor is connected to the emitters of the second logarithm and second anti-logarithm transistors, the collectors of which are connected to the inverting inputs of the fourth and third operational amplifiers, respectively. And also the fifth, sixth, seventh, eighth, ninth, and tenth large-scale resistors, the fifth, sixth, seventh, and eighth: my operational amplifiers, the sum of the mountains, the first, second, third, and fourth phase inverters, the first and second switches , the block of determining the sign of the signals, the first, second, third, fourth, fifth and sixth limiting diodes, eleventh, twelfth, thirteenth and fourteenth scale resistors. The outputs of the first and second phase inverters through the eleventh and twelfth scale resistors are connected to the inverting inputs of the fifth and sixth operational amplifiers. Vkod third phase inverter connected to the first input of the adder, the second input of which is connected to the output of the seventh operational amplifier. The device allows the calculation of the function F fz / x) y. 1 il. I SL

Description

Изобретение относитс к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах.The invention relates to electrical computing devices and can be used in analog computers.

Цель изобретени - расширение диапазона изменени входных сигналов.The purpose of the invention is to expand the range of variation of input signals.

На чертеже изображена функциональна схема вычислительного устройства. Устройство содержит вход 1 сигнала-делител , вход 2 сигнала-делимого, вход 3 сигнала-сомножител , выход 4, сумматор 5, первый 6., второй 7, третий 8 и четвертый 9 фазоинверторы, первый 10 и второй 11 переключатели.The drawing shows a functional diagram of the computing device. The device contains an input 1 signal-divider, input 2 signal-divisible, input 3 signal-multiplier, output 4, adder 5, first 6., second 7, third 8 and fourth 9 phase inverters, first 10 and second 11 switches.

ШSh

и четвертым 15 масштабньми резисторами , п тым ограничительным диодом 30, вторым логарифмирующим 41 и вторым 45 антилогарифмирующим транзисторами, вторым токоограничи- тельным резистором 49 образуют первый антилогарифмирующий блок.Седьмой 38 и восьмой 39 операционные усилители совместно с тринадцатым 24 и четырнадцатым 25 масштабными резисторами, шестым ограничительным диодом 31, четвертым логарифмирующим 43 и четвертым антилогарифмирующим 47 транзисторами,чет - .- ,and the fourth 15 large-scale resistors, the fifth limiting diode 30, the second logarithm 41 and the second 45 anti-logarithm transistors, the second current-limiting resistor 49 form the first anti-logarithm block. The seventh 38 and eighth 39 operational amplifiers together with the thirteenth 24 and fourteenth 25 scale mismatch blocks. restrictive diode 31, the fourth logarithm 43 and the fourth anti-logarithm 47 transistors, even - .-,

первый 12, второй 13, третий 14, чет- вертым токоограничительным резисто- вертый 15, п тый 16, шестой 17, седь- ром 51 образуют второй антилогарифмой 18, восьмой 19, дев тый 20, дес - тьй 21, одиннадцатый 22, двенадцатый 23, тринадцатый 24 и четырнадцатый 25 масштабные резисторы, первый 26, второй 27, третий 28,четвертый 29, п тый 30 и шестой 31 ограничительные диоды, первьш 32, второй 33, третий 34, чёт вертый 35, п тьш 36, шестой 37, седьмой 38 и восьмой 39 операционные усилители, первый 40, втлрой 41, третий 42 и четвертый 43 логарифмирующие транзисторы,первый 44, второй 45, третий 46 и четвертый 47 антилогарифмирующие транзисторы , первый 48, второй 49,третий 50 и четвертый 51 токоограничи- тельные резисторы, блок 52 определени знака сигналов, шину 53 нулевого потенциала.the first 12, the second 13, the third 14, the fourth current limiting resistive 15, the fifth 16, the sixth 17, the seventh 51 form the second antilog of 18, the eighth 19, the ninth 20, ten - eleven 23, thirteenth 24 and fourteenth 25 scale resistors, first 26, second 27, third 28, fourth 29, fifth 30 and sixth 31 restrictive diodes, first 32, second 33, third 34, even 35, fifth 36, sixth 37 , the seventh 38 and the eighth 39 operational amplifiers, the first 40, in the 41, the third 42 and the fourth 43 logarithm transistors, the first 44, the second 45, the third 46 and The Fourth antilogarifmiruyuschie transistors 47, the first 48, second 49, third 50 and fourth 51 tokoogranichi- Tel'nykh resistors determining unit 52 signals the sign, zero potential bus 53.

Вычислительное устройство работает следующим образом.The computing device operates as follows.

Первый 32 и второй 33 операционные усилители совместно с первым 12 и вторым 13 масштабными резисторами , первым 26 и вторым 27 ограничительными диодами, первым логарифмирующим 40 и первым антилогарифми- рующимГ 44 транзисторами, первым токоограничительным резистором 48 образуют первый логарифматор отношени сигналов. П тый 36 и шестой 37 операционные усилители.совместно с одиннадцатым 22 и двенадцатым 23 масштабными резисторгми, третьим 28 и четвертым 29 ограничительными диодами , третьим логарифмирующим 42 и третьим антилогарифмирующим 46 транзисторами, третьим токоограничительным резистором 50 образуют второй логарифматор отношени сигна- лов.Третий 34 и четвертый 35 операционные усилители совместно с третьим 14The first 32 and second 33 operational amplifiers together with the first 12 and second 13 large-scale resistors, the first 26 and second 27 limiting diodes, the first logarithm 40 and the first anti-logging 44 transistors, and the first current-limiting resistor 48 form the first logarithm of the signal ratio. Fifth 36 and sixth 37 operational amplifiers. Together with the eleventh 22 and twelfth 23 scale resistors, the third 28 and fourth 29 limit diodes, the third logarithm 42 and the third anti-logarithm 46 transistors, the third current limiting resistor 50 form the second logarithmator of the signal ratio. and fourth 35 opamp together with third 14

2020

мирующий блок.peace block.

Восьмой 19 и дев тый 20 масштабные резисторы могут быть заменены потенциометром дл плавного изменени коэффициента делени резистив- ного делител , образованного седьмым 18, восьмым 19, дев тым 20 и уг дес тым 21 масштабными резисторами.The eighth 19th and ninth 20 scale resistors can be replaced by a potentiometer to smoothly change the division factor of the resistive divider formed by the seventh 18, eighth 19th, ninth 20 and ten fifth 21 scale resistors.

Вычисление выражени видаCalculation of expression type

/2,и F (-) . У, / 2, and F (-). Y

где Z, X, уwhere z, x, y

30thirty

3535

4040

4545

5050

(1(one

- входные знакопеременные сигналы; п - показатель степени- input alternating signals; n - exponent

(0,2 п 5),(0.2 p 5),

реализуетс в устройство с помощью логарифмического алгоритмаimplemented in the device using a logarithmic algorithm

F antitog п (fog Z - fog х) + + fog у .(2)F antitog p (fog Z - fog x) + + fog y. (2)

Первый и второй логарифматоры от ношени сигналов и первый и второй антилогарифмирующие блоки работают только при положительных сигналах на их входах.The first and second logarithm from carrying signals and the first and second anti-logarith blocks work only with positive signals at their inputs.

При входных сигналах одной пол рности в рабочем состо нии наход тс один из логарифматоров отношени си налов, а операционные усилители дру гого работают в качестве ограничите л напр жени . Например, при положи тельных сигналах с входов 1 и 2 работает только первый логарифматор отношени сигналов. При этом сигналы с помощью первого 12 и второго 13 масштабных резисторов преобразуютс в ток. Второй операционный усилителЪ 22 по цепи: первый токоограничитель ный резистор 48, переход база-эмиттер первого логарифмирующего транзистора 40, задает ток коллектора, оавный току, протекающему через втоWith the input signals of one polarity, one of the logarithmors of the ratio of the seals is in working condition, and the operational amplifiers of the other operate as a limiting voltage. For example, with positive signals from inputs 1 and 2, only the first logarithm of the signal ratio operates. In this case, signals using the first 12 and second 13 scale resistors are converted to current. The second operational amplifier 22 in the circuit: the first limiting resistor 48, the base-emitter junction of the first logarithmic transistor 40, sets the collector current to the current flowing through the second

и четвертым 15 масштабньми резисторами , п тым ограничительным диодом 30, вторым логарифмирующим 41 и вторым 45 антилогарифмирующим транзисторами, вторым токоограничи- тельным резистором 49 образуют первый антилогарифмирующий блок.Седьмой 38 и восьмой 39 операционные усилители совместно с тринадцатым 24 и четырнадцатым 25 масштабными резисторами, шестым ограничительным диодом 31, четвертым логарифмирующим 43 и четвертым антилогарифмирующим 47 транзисторами,четand the fourth 15 large-scale resistors, the fifth limiting diode 30, the second logarithm 41 and the second 45 anti-logarithm transistors, the second current-limiting resistor 49 form the first anti-logarithm block. The seventh 38 and eighth 39 operational amplifiers together with the thirteenth 24 and fourteenth 25 scale mismatch blocks. restrictive diode 31, the fourth logarithm 43 and the fourth anti-logarithm 47 transistors, even

мирующий блок.peace block.

Восьмой 19 и дев тый 20 масштабные резисторы могут быть заменены потенциометром дл плавного изменени коэффициента делени резистив- ного делител , образованного седьмым 18, восьмым 19, дев тым 20 и дес тым 21 масштабными резисторами.The eighth 19th and ninth 20 scale resistors can be replaced by a potentiometer to smoothly change the division factor of the resistive divider formed by the seventh 18, eighth 19, ninth 20 and tenth 21 scale resistors.

Вычисление выражени видаCalculation of expression type

/2,и F (-) . У, / 2, and F (-). Y

где Z, X, уwhere z, x, y

(1)(one)

(0,2 п 5),(0.2 p 5),

00

5five

00

Первый и второй логарифматоры отношени сигналов и первый и второй антилогарифмирующие блоки работают только при положительных сигналах на их входах.The first and second logarithms of the signal ratio and the first and second anti-logarith blocks work only with positive signals at their inputs.

При входных сигналах одной пол р ности в рабочем состо нии наход тс один из логарифматоров отношени сигналов , а операционные усилители другого работают в качестве ограничител напр жени . Например, при положительных сигналах с входов 1 и 2 работает только первый логарифматор отношени сигналов. При этом сигналы с помощью первого 12 и второго 13 масштабных резисторов преобразуютс в ток. Второй операционный усилителЪ 22 по цепи: первый токоограничитель- ный резистор 48, переход база-эмиттер первого логарифмирующего транзистора 40, задает ток коллектора, оавный току, протекающему через вто3 12When the input signals of one field are in working condition, one of the logarifmators of the signal ratio is in operation, and the operational amplifiers of the other work as a voltage limiter. For example, with positive signals from inputs 1 and 2, only the first logarithm of the signal ratio operates. In this case, signals using the first 12 and second 13 scale resistors are converted to current. The second operational amplifier 22 on the circuit: the first limiting resistor 48, the base-emitter junction of the first logarithmic transistor 40, sets the collector current to the current flowing through the secondary 12

рой масштабный резистор 13. При этом напр жение перехода база-эмиттер первого логарифмирующего транзистора 40 равно логарифму сигнала с входа 2. Первый операционный усилитель 32 по цепи: первый масштабный резистор 12, восьмой 19 и дев тый 20 масштабные резисторы, переходы база-эмиттер :первого антилогарифмирующего 44 и iH первого логарифмирующего 40 тран- зисторов задает ток коллектора первого антилогарифмирующего транзистора 44,равный току через первый масштабный резистор 12. При этом на дес том масштабном резисторе 21 и на седьмом масштабЯом резисторе 18 формируютс соответственно сигналыswarm scale resistor 13. In this case, the base-emitter transition voltage of the first logarithmic transistor 40 is equal to the logarithm of the signal from input 2. The first operational amplifier 32 along the circuit: first scale resistor 12, eighth 19 and ninth 20 scale resistors, base-emitter transitions: the first anti-logarithm 44 and iH of the first logarithmically 40 transistors sets the collector current of the first anti-logging transistor 44, equal to the current through the first scale resistor 12. At the same time, the tenth scale resistor 21 and the seventh scale stories 18 are formed respectively signals

fog Z - fog х; п (fog Z - fog х) ,fog Z - fog x; n (fog Z - fog x),

где п - масштабный коэффициент ре- зистивного делител .where n is the scale factor of the resistive divider.

При отрицательных сигналах на входах 1 и 2 аналогично работает второй логарифматор отношени сигналов. With negative signals at inputs 1 and 2, the second logarithm of the signal ratio works similarly.

Благодар соединению между собой эмиттеров первых и третьих логарифмирующего 40,42 и антилогарифмирующего 44, 46 транзисторов 40, первого и второго логарифматоров отношени сигналов обеспечена работа при входных сигналах разной пол рности.Due to the interconnection of the emitters of the first and third logarithmic 40,42 and the anti-logarithmic 44, 46 transistors 40, the first and second logarithm of the signal ratio, the operation with input signals of different polarity is provided.

Например, при положительном сигнале с входа 1 и отрицательном сигнале с входа 2 обратна св зь в первом ло гарифматоре отношени осуществл етс через п тый масштабный резистор 16, резистивный делитель, переходы база- эмиттер третьего логарифмирующего транзистора 42 второго логарифмато- pa отношени сигналов и первого антилогарифмирующего транзистора 44 первого логарифматора отношени сигналов , так как на двенадцатом масштабном резисторе 23 второго лога- рифматора отношени сигналов действует положительный сигнал. Второй операционный усилитель 23 первого логарифматора отношени сигналов в это врем работает в качестве ог- раничител напр жени . Сигнал на дес том масш табном резисторе 21 ра - венFor example, with a positive signal from input 1 and a negative signal from input 2, the feedback in the first ratio harmonizer is implemented via the fifth scale resistor 16, resistive divider, base-emitter transitions of the third logarithm of the second signal ratio and the first antilogging transistor 44 of the first logarithm of the signal ratio, since a positive signal acts on the twelfth scale resistor 23 of the second logarifmator of the signal ratio. The second operational amplifier 23 of the first logarithm of the signal ratio at this time operates as a voltage limiter. Signal on the tenth scale resistor 21 ra

п (og Z - tog х).n (og Z - tog x).

Таким образом при любом сочетании знаков сигналов на входах 1 и 2 на дес том масштабном резистореThus, for any combination of characters, the signals at inputs 1 and 2 on the tenth scale resistor

21, т.е. на выходе резистивного21, i.e. output resistive

821821

. 5 О . 5 o

2020

2525

JQ 634Jq 634

делител , формируетс модуль сигла- ла по выражению (5). В зависимости от знака сигнала на входе 3 в работе находитс один из антилогарифми- рующих блоков.divider, the signal module is formed by expression (5). Depending on the sign of the signal at input 3, one of the anti-logging blocks is in operation.

Например, при положительном сигнале на входе 3 работает первый антилогарифмирующий блок.Обратна св зь четвертого операционного усилител осуществл етс через второй токоограничительный резистор 49, переход эмиттер-база второго логарифмирующего транзистора 41, в коллектор которого задаетс ток, равный жоку через четвертый масштабный резистор 15.На переходе база- эмиттер второго антилогарифмирующего транзистора 45 напр жение при этом равноFor example, with a positive signal at input 3, the first anti-logarithm unit operates. The fourth operational amplifier is inversely connected via the second current-limiting resistor 49 and the emitter-base junction of the second logarithmic transistor 41, to the collector of which a current equal to the voltage through the fourth scale resistor 15 is set. At the base-emitter junction of the second anti-log transfer transistor 45, the voltage is

п (Eog Z - tog х) + tog у. (6)n (Eog Z - tog x) + tog y. (6)

На выходе третьего операционного усилител 34, т.е. на выходе первого антилогаоифмирующего блока, формируетс сигналAt the output of the third operational amplifier 34, i.e. at the output of the first anti-logging unit, a signal is generated

(7)(7)

,2чП, 2chP

(-) -у.(-) y

3535

JQ - Q rgJQ - Q rg

5555

При отрицательном сигнале на входе 3 работает второй антилогарифмирующий блок, а четвертый операционный усилитель 35 первого антилога- : рифмирующего блока работет в качестве огр аничител напр жени . Напр же- ние на выходе первого антилогарифмирующего блока равно нулю.With a negative signal at input 3, the second anti-logarithm unit operates, and the fourth operational amplifier 35 of the first antilogging unit: the rhyming unit operates as a voltage limiter. The output voltage of the first anti-log block is zero.

При положении контактов первого и второго переключателей 10411,соответствующем изображенному, правильное сочетание знаков входных и выходных соблюдаетс в четырех случа х из восьми возможных. В четьфех остальных случа х необходимое инвертирование сигнала с входа 3 осуществл етс с помощью первого.10 и второго 11 переключателей, управл емых блоком 52 определени знака сигналов.When the contacts of the first and second switches 10411 correspond to the position shown, the correct combination of input and output characters is observed in four cases out of eight. In other cases, the necessary inversion of the signal from input 3 is performed using the first 10 and second 11 switches, controlled by the block 52 for determining the sign of the signals.

Таким образом, предлагаемое вычислительное устройство обеспечивает работу во всех четырех квадрантах , что означает расширение диапазона входных сигналов.Thus, the proposed computing device provides operation in all four quadrants, which means expanding the range of input signals.

Claims

Invention Formula

A computing device containing the first, second, third, and fourth operational amplifiers, the first, and second scale resistors.

The first terminals of which are the inputs of the signal-divider and the signal-divisible device, respectively, the second terminals of the first and second scale resistors are connected to the inverting inputs of the first and second operational amplifiers, the third scale resistor connected between the inverting input and the output of the third operational amplifier, the fourth scale - nyy resistor, the first output of which is connected to the inverting input of the fourth operational amplifier, the first and second logarithmic transistors, ne The first and second anti-logging transistors, connect the first anti-log collector 1 to the inverting input of the first operational amplifier, its transistor, the emitter of which is connected to the emitter of the first logarithmic transistor, and through the first current-limiting resistor connected to the output of the second operational amplifier, to the inverting input terminal of the second operating amplifier, to the inverting input transistor. logarithmic transistor, the emitters of the second logarithm. transistor and the second anti-logarithm transistor via vt swarm tokoogranichi- Tel'nykh resistor connected to the output of the fourth operational amplifier, to whose inverting input a second logarithmic nodklyuchen collector transistor, the collector of the second transistor antsh1O1 arifmiruyuschego connected to the inverting input of the third operational amplifier, the base of the first transistor and the second antilogarifmiruyuschego logarithm miruyuschego transistor connected to. the potential of zero potential, fifth, shch-. the seventh and eighth, ninth and tenth scale resistors, the first terminals of the seventh and eighth scale resistors are connected, the second output of the eighth scale resistors: Connected to the first output of the ninth scale resistor, the second output, which is connected to the first output of the tenth a large-scale resistor, the second output of which is connected to the second output of the seventh large-scale resistor and the zero potential bus, the first output of the tenth large-scale resistor is connected to the base of the second anti-logarithm transistor, different auschie

15

21636

In order to expand the range of input signal changes, the first, second, third, and fourth phase inverters, the block for determining the sign of the signals, the nerve and second switches, the adder, the first, second, third, fourth, fifth and sixth limiting diodes were entered into it. .

0

25

15

fifth, sixth, seventh and eighth

thirty

operational amplifiers, third and fourth logarithm transistors, third and fourth anti-logging transistors, third and fourth current-limiting resistors eleventh, twelfth, thirteenth and fourteenth scale resistors, with the cathode of the first limiting diode connected to the inverting input of the first operational amplifier, the output of which is connected to the anode the first limiting diode, the first output of the 5th scaling resistor and the first input of the signal sign determining unit, the second input to Secondly, it is connected to the output of the second operational amplifier and to the anode of the second limiting diode, the cathode of which is connected to the inverting input of the second operational amplifier, the output of the fifth operational amplifier is connected to the anode of the third limiting diode, and through the sixth scaling terminal of the fifth and eighth scale resistors, the first step of the first scale resistor is connected in series first: the phase inverter and the eleventh scale resistor connected to the cathode Another limiting diode, to the inverting input of the fifth operational amplifier and to the collector of the third anti-log transfer transistor, the base of which is connected to the potential bus, and the emitter is connected to the emitter of the third logarithm of the transistor and to the first output of the third current-limiting resistor, the second of which connected to the code of the sixth operational amplifier, the inverting input of which is connected to the first output of the twelfth scale55 of the Mogo resistor and the collector of the third logarithmic transis torus, the base of which is connected to the base of the first logarithmic transistor and the first output of the seventh large-scale

40

45

50

the resistor, the first output of the second scale resistor is connected to the second output of the drenadic scale resistor via the second phase inverter, the cathode of the fourth limiting diode is connected to the inverting input of the sixth operational amplifier, the output of which is connected to the anode of the fourth limiting diode, the output of the third operational amplifier is connected to the third inverter the first input of the adder, the output of which is the output of the computing device, the cathode of the fifth limiting diode is connected to the inv rtiruyuschim chevertogo input of the operational amplifier, the output of which is connected to the anode of the fifth diode limiting, to the inverting input of the seventh operational amplifier connected to a first terminal of the thirteenth resistor and scale collector antilogarifmiruyuschego fourth transistor having a base connected to the base antilogarifmiruyuschego second transistor, the emitter of the fourth transistor is connected antilogarifmiruyuschego with the emitter of the fourth logarithm of the transistor and with the first output, the fourth - current-limiting of resistive

,

fO

28216 38

torus, the second output of which is connected to the output of the eighth operational amplifier and to the anode of the sixth limiting diode, the cathode of which is connected to the inverting input of the eighth operational amplifier, with the first output of the fourteenth scale resistor and the collector of the fourth logarithmic transistor, the base of which is connected to the zero potential bus, second The output of the thirteenth scale resistor is connected to the output of the seventh operational amplifier and to the second input t5 of the adder, the input of the fourth phase inverter is the input of the device multiplier and is connected to the information input of the first switch, the information input of the second switch is connected to the output of the fourth phase inverter, the first outputs of the first and second switches are connected to the second output of the fourth scale resistor, the second output of the fourteenth scale resistor is connected to the second: the outputs of the first and second switches, the control inputs of which are connected to the output of the signal definition block.

thirty