SU1273823A1 - Устройство дл измерени среднего значени тока - Google Patents

Abstract

Изобретение относитс  к области электроизмерений. Может быть использовано дл  измерений средних BJ(OS Вх.1 значений импульсов произвольной формы и длительности. Цель изобретени  - повышение точности измерений. ;Дл  этого в устройство, содбржащее ключи 1, 2, 3, интеграторы 13,14,16j компаратор 15, шину 11 опорного тока, блок управлени  8, выходную шину 17, введены ключи 4,5,6,7,преобразователь 12 напр жени  в ток.Блок 8 управлени  содержит два JK-триггера , три логических элемента НЕ,логический элемент И. В материалах изобретени  приведена электрическа  принципиальна  схема блока управлени . Устройство позвол ет измен ть Ш врем  усреднени  в соответствии с длительностью усредн емого импуль ,са тока, а следовательно, повысить точность измерени . 1 з.п. ф-лы. 4 ил. ю 00 00 ю

Description

Изобретение относитс  к электроизмерени м и может быть использовано дл  измерений средний значений импульсов произвольной формы и длительности .

Цель изобретейи  - повьшение точности измерений путем изменени  времени усреднени  в соответствии с длительностью усредн емого импульса тока.

На фиг.1 приведена структурна  схема устройства, на фиг.2 - временные диаграммы его работы; на фиг. 3таблица состо ни  ключей/ на фиг.4электрическа  принципиальна  схема блока управлени .

Устройство дл  измерени  среднего значени  тока содержит первый 1, второй 2, третий 3, четвертый 4, п тый 5, шестой 6, седьмой 7 ключи, блок 8 управлени , входную сигнальную шину 9, шину 10 управлени , шину 11 опорного тока, преобразователь 12, напр жени  в ток, первый 13, второй 14 интеграторы, компаратор 15 напр жени , третий интег1 )атор 16, выходную шину 17.

Входна  сигнальна  шина 9 соединена через седьмой ключ 7 с общей шиной, а через первый ключ 1 - с входом второго интегратора 14,выход которого подключен к входу компаратора 15 напр жени . Шина 11 опорного тока подключена через второй ключ 2 к входу первого интегратора 13, через п тый ключ 5 - к входу третьего интегратора 16, выход которого соединен с выходной шиной 17 и через шестой ключ 6 - с общей шиной.

I

Выход первого интегратора 13 соединен с входом преобразовател  12 напр жени  в ток, выход которого через третий ключ 3 соединен с входом второго интегратора 14, а через четвертый ключ 4 - с общей шиной. Первый вход блока 8 управлени  соединен с шиной 10 управлени , а его второй вход - с выходом компаратора 15 напр жени  и управл ющим входом п того ключа 5. Первый выход блока 8 управлени  соединен с управл ющим входом седьмого ключа 7, второй выход - с управл ющими входами первог 1 и второго 2 ключей, третий, четвертый и п тый выходы - соответственно с управл ющими входами третьего 3, четвертого 4 и шестого 6 ключей .

Блок 8 управлени  (фиг.З) содержит первый 18 и второй 19 JK-триггеры , первый 20, второй 21 и третий 22 логические элементы НЕ и логический элемент И 23. Первый вход блока 8 управлени  соединен с С-вхо-. дом первого триггера 18, управл емым передним фронтом импульса, и с С-входом второго триггера 19, управл емым задним входом импульса. Второй вход блока 8 управлени  соединен с S-входом второго триггера 19

и через третий элемент НЕ 22 R-входом второго триггера 19, Q выход второго триггера 19 соединен с третьим выходом блока 8 управлени  и через второй элемент НЕ 21 с R-входом первого триггера 18,ко- торый через первый элемент НЕ 20 подключен к S-входу первого триггера 18, Q-выход и Q-выход первого триггера

18соединены соответственно с первым и вторьм выходами блока 8 управлени  . Q-выход второго триггера

19соединен с четвертым выходом блока 8 управлени , Q-выходы первого

18 и второго 19 триггеров подключены к первому и второму входам элемента И 23, выхрд которого соединен с п тым выходом блока 8 управлени Г

Устройст-во дл  измерени  среднего значени  тока работает следующим образом.

В исходном состо нии Т ключи 1,2,3,5 разомкнуты, а ключи 6,7,4 замкнуты. Измер емый ток ij((t) и опорный ток 1д через входную сигнальную шину 9 и шину 11 опорного тока соответственно и замкнутые ключи 6,7 протекают на общую шину (см, таблицу на фиг. 26, где О - разомкнутое состо ние ключей, 1 - замкнутое состо ние).

Рабочий цикл устройства начинаетс , когда через шину управлени  10 на первый вход блока 8 управлени  поступает импульс запуска с длительностью Тур , равной времени усреднени . Полный цикл работы устройства можно разделить на два интервала: интервал Тц(р , в течение которого выполн етс  интегрирование измер ёмого и опорного токов, и интервал TK, в течение которого вьщел ; етс  среднее значение измер емого тока. На первом интервале Т, при пос туплении импульса запуска с шины 10 управлени  ключи 1,2 и 4 заь1ыкаютс  а ключи 6,7 и 3 размыкаютс . Измер  емый ток ix(t) через замкнутый ключ 1 протекает на вход первого интегра тара-13, состо щего из операционного усилител  с емкостной обратной св зью. Опорный ток I через зам кнутый ключ 2 протекает на вход вто рого интегратора 14, также состо щего из операционного усилител  с емкостной обратной св зью. Напр жение на выходе первого,интегратора 13 к концу первого интервала имеет значение , 4

i,,(t)dt (1)

рде С - емкость интегратора.

Напр жение на выходе второго интегратора 14 к концу первого интервала имеет значение

т,.

1 Т

и, - J i,dt

Выходное напр жение второго интегратора 14 с помощью преобразовател  12 преобразуетс  в ток

IP, Т9ср

- пр

IP U,-Inp

где 1рр - проводимость преобразовател .

Ток IP через замкнутый ключ 4 протекает на общую шину.

На втором интервале Tj производитс  разр д первого интегратора 13 и зар д третьего интегратора 16, также Состо щего из операционного усилител  с емкостной обратной св зью. По окончании импульса запуска , подаваемого на шину 10,ключи 1,2 и 4 размьжаютс , а ключи 2,3 и 5 замыкаютс . При этом измер емый ток ix(t) протекает через шину 9 и замкнутый ключ 7 на общую шину устройства , а опорный ток I(j через шину 11 и замкнутый ключ 5 протекает на вход третьего интегратора 16. Одновременно выходной ток 1р.преобразовател  12 через замкнутый ключ 3 протекает на вход первого интегратора 13, и к концу второго интервала напр жение на его выходе равно нулю

т.е. пропорциональна среднему значению I)( cp измер емого тока за выбранное врем  усреднени  .

Напр жение на выходе третьего интегратора 16 к кон-цу второго интервала имеет значение

Т

(.

i(t) dt)

вык

rtp ijjcp

1 ,

(6)

Хс

Р

пр

и.следовательно, также пропорционально среднему значеютш измер емого тока за врем  усреднени  .

Блок 8 управлени  ключами работает следующим образом. 5 При поступлении на его первый

вход управл ющего импульса, длительность которого равна времени усреднени  Тц.р , первый триггер 18 по переднему фронту импульса на С-вхо де устанавливаетс  в состо ние,при котором на втором выходе формируетс  высокий логический уровень, а на первом выходе - низкий.

Управл ющий импульс поступает 5 .также на С-вход второго триггера 19,, который цо R-входу управл етс  сигналом , поступающим на-второй вход блока управлени  от компаратора 15. При поступлении управл ющего им0 пульса второй триггер 19 по Д-входу устанавливаетс  в состо ние, при котором на третьем выходе образуетс  низкий логический уровень, а на четвертом выходе - высокий. После окончани  управл ющего импульса второй триггер по С-входу задним фронтом импульса устанавливаетс  в состо ние , при котором на третьем вы ,-М Ipdt 0. Момент равенства нулю выходного напр жени  первого интегратора 13 фиксируетс  компаратором напр жени  15, который управл ет ключом 5. В соответствии с выражением (4) длительность второго интервала . rV (fi- f s) о c I i. In.

ходе устанавливаетс  высокий логический уровень, а на четвертом выходе - низкий.

Импульс, поступающий на второй . -ВХОД блока 8 управлени , по R-BXOду устанавливает второй триггер 19 в противоположное состо ние, при котором на третьем выходе устанавливаетс  низкий логический уровень, а на четвертом выходе - высокий.

Импульс на п том выходе длительностью Т)( имеет низкий уровень приналичии на первом и четвертом выхода блока 8 управлени  низких логически уровней.

Логические уровни с выходов блок 8 управлени  поступают на управл ющие входы ключей, причем низкий логический уровень обеспечивает закрытое , а высокий - открытое состо ни  ;ключей.

Использование изобретени  позвол ет , измен ть врем  усреднени , а следовательно, повысить точность измерени  приизменении длительности усредн емого импульса тока.

Claims (2)

1. Устройство дл  измерени  среднего значени  тока, содержащее первый , второй и третий ключи, выходы которых подключены к входам соответственно первого, второго и третьего интеграторов, компаратор, вход которого соединен с выходом первого интегратора, выход - с управл ющим входом третьего ключа,а второй входс общей шиной, входы второго и третьего ключей подключены к ш-1не опорного Toka, блока управлени , выход которого подключен к управл ющим входам первого и второго ключей,выход третьего интегратора соединен с выходной пленой, отличающеес  тем, что, с целью повьшени  точности, в него дополнительно введены четвертый, п тьш, шестой и седьмой ключи и преобразователь напр жени  в ток, причем вход первого ключа соединен с входной шиной и через четвертый ключ -с общей шиной, шина опорного напр жени  соединенна через п тый ключ с общей шиной, выход второго интегратора подключен к входу преобразовател  напр жени  в ток, выход которого соединен через шестой ключ с входом первого интегратора и через седьмой ключ - с общей шиной, второй выход блока управлени  соединен с управл ющим входом четвертого ключа, третий, четвертый и п тый выходы блока управлени  - соответственно с управл ющими входами п того, шестого и седьмого ключей, первый вход блока управлени  подключен к шине управлени , а его второй вход - к выходу компаратора.

2. Устройство по П.1, о т л ичаюш , еес  тем, что блок управлени  выполнен из двух JK-триггеров,

первого, второго и третьего логических элементов НЕ и логического элемента И, при зтом первый вход блока управлени  соединен с С-входом первого триггера, управл емым передним

фронтом импульса и с С-входом второго триггера, управл емым задним фронтом импульса, второй вход блока угфавлени  соединен с S-входом второго триггера и через третий злеMefiT НЕ - c-R-входом второго триггера , Q выход второго триггера соединен с третьим выходом блока управлени  и через второй элемент НЕ - с R-входом первого триггера, который

через первый элемент НЕ подключен к 5 входу первого триггера, Q - выход и Q - выход первого триггера соединены соответственно с вторым и треть им выходами блока управлени , а Q выход второго триггера - с четвертым выходом блока управлени . Q выходы первого и второго триггеров подключены к первому и второму входам элемента И, выход которого сое-

динен с п тым выходом блока управлени  .

fpue. J

фиг. Ч