SU1261101A1 - Коммутатор - Google Patents
Коммутатор Download PDFInfo
- Publication number
- SU1261101A1 SU1261101A1 SU853842710A SU3842710A SU1261101A1 SU 1261101 A1 SU1261101 A1 SU 1261101A1 SU 853842710 A SU853842710 A SU 853842710A SU 3842710 A SU3842710 A SU 3842710A SU 1261101 A1 SU1261101 A1 SU 1261101A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- control unit
- output
- inputs
- elements
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
Изобретение относитс к области автоматики и вычислительной техники. Может быть использовано в устройствах коммутации сигналов-в широком диапазоне токов и напр жений. Цель изобретени - повышение надежности устройства. Дл этого в устройство, содержащее блок 1 управлени , регистры 2, 3, 4, 5, дешифратор 6, комО ) to сю
Description
мутационное поле 7, группы элементов И 8, 9, 10, 11, 14, введены блоки контрол 15, 17, блоки резерва 16, 18, п та и шеста группы элементов И 12, 13, Коммутатор содержит адресные шины 36 - 47, шину 48 данных, выходную шину 49 контрол , выходные информационные шины 50, входные шины 51 контрол , входы 52, 53 первого блока контрол , выходы 54-57 блока контрол , входы 58, 59 и выходы 60, 61 блока резерва, шину 62 сброса, вьгкоды первого блока контрол , вход коммутационного элемента, В материалах за вки представлены схемы: пер1
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в устройствах коммутации сигналов в широком диапазоне токов и напр жений.
Цель изобретени - повьш ение надежности устройства путем обеспечени выполнени коммутатором функций при возникновении неисправности в одном из двух регистров за счет минимально введеннвй избыточности.
На фиг.1 представлена блок-схема предлагаемого устройства: на фиг.2 - с.хема первого блока контрол ; на фиг.З - схема первого блока резерва на фиг.4 схема коммутационно.го элемента; на фиг.5 - схема дешифратора на фиг.6 - схема коммутационного пол ; на фиг.7 - временна диаграмма работы блока управлени при исправной работе коммутатора; на фиг.8 - временна диаграмма работы блока управлени при возникновении первой неисправности в первом регистре; на фиг.9 - временна диаграмма работы блока управлени при отказе первого регистра и блока резерва; на фиг.10 временна диаграмма работы блока управлени при отказе первого и второг регистра.
Устройство содержит (фиг.1) блок 1 управлени , первый регистр 2, второй регистр 3, третий регистр 4, четвертый регистр 5, дешифратор 6, коммутационное поле 7, первую группу
вого 15 блока контрол , первого блока 16 резерва, коммутационного элемента 28, дешифратора 6, коммутационного пол 7. Технический эффект от использовани коммутатора заключаетс в том, что при минимально вводимой избыточности повышаетс его надежность работы и устройство продолжает исправно функционировать при возникновении неисправности в одном из двух регистров. Т.е. надежность работы повышаетс на величину, про- порциональную веро тности по влени неисправности в регистрах. 1 з.п. ф-лы, 10 ил.
элементов 8 И, вторую группу элементов 9 И, третью группу элементов 10 И, четвертую группу, элементов 11 И, п тую группу элементов 12 И,
шестую группу элементов 13 И, седьмую группу элементов 14 И, первый блок 15 контрол , первый блок 16 резерва, второй блок 17 контрол , второй блок 18 резерва. ,
Первый 15 блок контрол (фиг.2) содержит первый элемент 19 И, первый счетчик 20 импульсов, второй элемент 21 И, третий элемент 22 И, второй счетчик 23 импульсов, четвертый
элемент 24 И, первый элемент 25 ИЛИ, п тый элемент 26 И, второй элемент 27 ИЛИ, первый оммутационный элемент 28, второй коммутационный элемент 29.
Claims (2)
1.Коммутатор,содержащий блок управ-v лени , первый регистр, второй регистр третий регистр, четвертьп регистр, дшифратор , коммутационное поле, первую r ipynfty Элементов И,вторую группу элементов И, третью группу элементов И, четвертую группу элементов И, седьмую группу элементов И, выходы которых через входные шины контрол подключе
ны к блоку управлени ,а первые входык одиннадцатой адресной шине блока управлени , вто рыё входы - к вторым выходам коммутационного пол , первые выходы которого соединены с выходными шинами коммутатора, первые входы коммутационного пол подключены к выходам дешифратора, первые входы которого св заны с выходами первого регистра , а вторые входы - с выходом второго регистра, информационные входы которого через шину данных подключены к блоку управлени , а управл ющий вход - к третьей адресной шине блока управлени , информационные входы первого регистра через шину данных св - заны с блоком управлени , а управл ющий вход подключен к первой адресной шине блока управлени , выходы первого регистра подключены к вторым входам первой группы элементов И, первые входы которых соединены с второй адресной шиной блока управлени , выходы второ го регистра подключены к вторым входам второй группы элементов И, первые входы которых соедине- ны с четвертой адресной шиной блока управлени , информационные входы третьего и четвертого регистров через шину данных подключены к блоку управлени , управл ющий вход третье- го регистра соединен с п той адрес- нрй шиной блока управлени , выходы третьего регистра подключены к вто
5 0
5
0
5
10116
рым входам третьей группы элементов И, первые входы которых соединены с шестой адресной шикой блока управлени , управл ющий вход четвертого регистра подключен к седьмой адресной фине блока управлени , выходы четвертого регистра св заны с вторыми входами четвертой группы элементов И, первые входы которых соединены с восьмой адресной шиной блока управлени , выходы первой,второй,третьей,четвертой группы элементов И через входные шины контрол подключены к блоку управлени , отличающи й- с тем, что, с целью повьшгени на- |Дежности, он дополнительно содержит первый блок контрол , первый блок резерва, второй блок контрол , второй блок резерва, п тую и шестую группы элементов И, причем первые входы п той группы элементов И соединены с дев той адресной шиной блока управлени , а вторые входы - с выходами третьего регистра, выходы п той группы элементов И подключены к вторым входам коммутационного пол , первые входы шестой группы элементов И соединены с дес той адресной шиной блока управлени , а вторые входы - с выходами четвертого регистра , выходы шестой группы элементов И подключены к третьим входам коммутационного пол , первый вход первого блока контрол соединен с первой адресной шиной блока управлени , второй вход - с третьей адресной шиной блока управлени , третий вход - с выходной шиной контрол блока управлени , четвертый вход через шину; Сброс - к блоку управлени , первый выход через входные шины контрол - к блоку управлени , второй выход - с входом управлени подачей питани на первый регистр, третий вьгход - с управл ющим входом первого блока резерва, четвертый выход с входом управлени подачей питани на второй регистр, первый и второй информационные входы первого блока резерва через шину данных подключены к блоку управлени , первый вьгход первого блока резерва св зан с первым входом дешифратора и вторым входом первой группы элементов И, второй выход первого блока резерва соединен с вторыми входами дешифратора и с вторыми входами второй группы элементов И, первый вход вто17
рого блока контрол соединен с п той адресной шиной блока управлени , второй вход - с седьмой адресной шиной блока управлени , третий вход - с выходной шиной контрол блока уп- равлени , четвертый вход через шину с.броса - с блоком управлени , первый выход через входные шины контрол - с блоком управлени , второй выход - с входом управлени подачей питани на третий регистр, третий выход - с управл ющим входом второго блока резерва , четвертый выход - с входом управлени подачей питани на четвертый регистр, первый и второй информацион ные входы второго блока резерва через шину данных подключены к блоку управлени , первый выход второго блока резерва соединен с вторыми входами третьей и п той группы элементов И, второй выход второго блока резерва подключен к вторым входам четвертой и шестой группы элементов И.
2. Коммутатор по п.1 о т л и ч а- ю щ и и с тем, что блок контрол содержит первый элемент И, первый счетчик импульсов, второй элемент И, второй счетчик импульсов, третий, четвертый, п тый элементы И, первый и второй элементы ИЛИ, первый и второй коммутационные элементы, причем первый вход первого и первый вход второго элементов И подключены к первому входу блока, второй вход первого ,, выход первого элемента ИЛИ подключен элемента И соединен с третьим входом
к первому выходу блока. 66
5 (Отказ Kl
37 (Адрес)
JJ (Отказ
J9 (Адрес)
L.22
52(СВрос}
1261101
18
блока, а выход первого элемента И подключен к информационному входу первого счетчика импульсов, управл ющий вход которого соединен с четвертым входом блока, первый выход первого счетчика импульсов подключен к второму входу второго элемента И, к первому входу четвертого элемента И и к входу первого коммутирующего элемента , первый выход которого вл етс вторым выходом блока, второй выход первого счетчика импульсов соединен с первым входом первого элемента ИЛИ, второй вход которого подключен к выходу четвертого элемента И, а третий вход - к второму выходу второго счетчика импульсов, первый выход которого соединен с вторым входом четвертого элемента И, с вторым входом п того элемента И и с входом второго коммутационного элемента, первый выход которого вл етс четвертым выходом блока, второй вход блока св зан с первым входом третьего и п того элементов И, выход третьего элемента И подключен к информационному входу второго счетчика импульсов, а управл ющий вход - к четвертому входу блока, выход второго и п того элементов И соединены с входами второго элемента ИЛИ, второй выход первого и второго коммутационных элементов , а также выход второго элемента ИЛИ составл ют третий выход блока.
выход первого элемента ИЛИ по
к первому выходу блока. 66
55
m
2t
28
63
25
27
6
23
i n
|4М
бГ
. uz.2
SB
jn
6tf (Адрес.
63 (Отказ)
58
50
30
59
Л
(
А n-J
-WTl I
65 (Отказ)
+
66
60,
J
I
J
33
Т j
4 л
j
,
67
68
ФигЛ
63
на Iff
Фиг.б
Код адреса. на шине 37
Индзормаии : сотен на fS
Код адреса сотен на 38
Снимаетс
информ. сотен
8 1 по 51
Анализ Вкпю- /ени сотен в 1
Отказ на /9(53)
Код адреса, на шине J7
Нн рормаций сотен на. 18
Код адреса сотен на 38
Снимаетс
инд. сотен,
SlnoSI
Анализ Вкпю- чений сотен S1
Код адреса дес тков на 33
Информаци,ч. dfcsmoK на iis
t
п аi
t
Код адреса на шине J7
Информаци сотен на 48
Ы адреса на 38
Снимаетс инф сотен 81 по Si
Анапиз бкп. сотен 6 1
Отказ на ft9(55)
Иод адреса на 37
Информаци сотен на fts
Код адреса сотен на 38
Снимаетс инф сотен 61 по 51
Анапиз Вкл. сотен S1
Отказ на 9(53)
Под адреса на 37
Отказ К на 52
тт
1
Фиг.9
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853842710A SU1261101A1 (ru) | 1985-01-11 | 1985-01-11 | Коммутатор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853842710A SU1261101A1 (ru) | 1985-01-11 | 1985-01-11 | Коммутатор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1261101A1 true SU1261101A1 (ru) | 1986-09-30 |
Family
ID=21158198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853842710A SU1261101A1 (ru) | 1985-01-11 | 1985-01-11 | Коммутатор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1261101A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2681697C1 (ru) * | 2015-09-10 | 2019-03-12 | Кнорр-Бремзе Зюстеме Фюр Нутцфарцойге Гмбх | Коммутационное устройство и способ коммутации нагрузок |
-
1985
- 1985-01-11 SU SU853842710A patent/SU1261101A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 559389, кл. Н 03 К 17/00, 1977. Авторское свидетельство СССР №1132360, кл. Н 03 К 17/00, 1983. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2681697C1 (ru) * | 2015-09-10 | 2019-03-12 | Кнорр-Бремзе Зюстеме Фюр Нутцфарцойге Гмбх | Коммутационное устройство и способ коммутации нагрузок |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1261101A1 (ru) | Коммутатор | |
SU1686449A2 (ru) | Устройство дл адресации | |
US4334308A (en) | Test facility for error diagnosis in multi-computer systems, particularly in multi-micro-computer systems | |
FI86483C (sv) | Anordning för övervakning av ett databehandlingssystem | |
SU1503067A1 (ru) | Коммутатор дискретных сигналов | |
SU955173A1 (ru) | Устройство дл контрол знаний обучаемых | |
JPS60216387A (ja) | 螢光表示管の表示装置 | |
EP0618679A1 (en) | High reliable integrated circuit structure for MOS power devices | |
SU783802A1 (ru) | Устройство дл контрол проводного монтажа | |
SU896659A1 (ru) | Устройство дл контрол знаний обучаемого | |
SU432465A1 (ru) | Устройство для контроля систем управления | |
Gage et al. | A multiplexed vectored interface logic system for control of behavioral experiments | |
SU1508281A1 (ru) | Запоминающа система дл выборочного замещени чеек блока пам ти | |
SU1325452A1 (ru) | Устройство дл ввода информации | |
SU451081A1 (ru) | Устройство дл контрол аппаратуры обработки данных | |
SU1112593A2 (ru) | Дублированный счетчик импульсов | |
SU1091148A1 (ru) | Устройство дл ввода информации | |
SU1599874A1 (ru) | Элемент с управл емой проводимостью | |
SU1229859A1 (ru) | Устройство дл автоматического контрол @ гальванически св занных аккумул торов | |
SU451121A1 (ru) | Устройство дл контрол ответов обучаемых | |
SU1103277A1 (ru) | Устройство дл передачи кодовой информации | |
SU1193800A2 (ru) | Устройство выбора непрерывного сигнала по принципу большинства | |
SU1424056A1 (ru) | Посто нное запоминающее устройство дл хранени унитарных кодов | |
SU382086A1 (ru) | Устройство дл индикации | |
SU1010734A1 (ru) | Устройство дл управлени переключением резерва |