SU1257804A1 - Устройство дл фазового управлени вентильным преобразователем - Google Patents

Abstract

Изобретение относитс  к электротехнике и может быть использовано дл  фазового управлени  статическими преобразовател ми. Целью изобретени   вл етс  повышение надежности работы устройства и упрощение схемы. Синхронизатор 1 формирует отрицательный импульс, которьй проходит через диод 11 и закрьгоает диоды 12-14. В результате действи  выходного положительного сигнала с интегратора 2 второй компаратор 7 переходит в режим отрицательного насыщени , сигналом с выхода компаратора 7 диоды 12-14 остаютс  закрытьми. Напр жение на выходе интегратора 2 начинает линейно убывать и, достигнув значени  сигнала управлени , переводит компаратор 6 в режим положительного насыщени , а формирователь управл5пощего импульса 9 сформирует импульс необходимой длительности . В момент равенства мгновенного значени  напр жени  интегратора 2 нулю второй компаратор 7 переключаетс  в режим положительного насыщени , сигналом с его выхода через резистор 10 и диод 12 интегратор 2 переключаетс  в режим положительного насыщени , компаратор 6 переключаетс  в режим отрицательного насьщени . С этого момента устройство будет находитьс  в устойчивом исходном состо нии . 1 з.п.ф-лы, 2 ил. r-V I сл ю сд 00

Description

Изобретение относитс  к электротехнике и может быть использовано дл фазового управлени  статическими преобразовател ми на управл емых вентил х и -мощных стабилизированных источниках питани , в электроприводе и других электротехнических установках

Цель изобретени  - повьппение надежности работы устройства и упрощение схемы, а также предотвращение срывов управл ющих импульсов.

На фиг. 1 приведена схема устройства дл  фазового управлени  вентильным преобразователем; на фиг. 2 - временные диаграммы ее работы.

Устройство дл  фазового управлени  вентильным преобразователем содержит синхронизатор 1, интегратор 2 (на операционном усилителе 3, конденсаторе 4 и диоде 5), вход которого подключен к источнику опорного напр жени , а выход - к первым входам первого компаратора 6 и второго компаратора 7 (на операционном усилителе 8), ко второму входу первого компаратора 6 подключен источник управл ющего напр жени , а выход компаратора 6 - к формирователю управл ющих импульсов 9, выход второго компаратора 7 через резистор 10 подключен к одноименным выходам трех диодов 11-13, второй вывод первого диода 11 подключен к выходу синхронизатора 1, вторые вьюоды второго 12 и третьего 13 диодов подключены к входам вторых каскадов усипени  операционных усилителей 3 и 8 интегратора 2 и второго компаратора 7 соответственно .

Между общей точкой диодов 11-13 и третьим входом первого компаратора 6 включен четвертьй диод 14.

На фиг. 2 представлены диаграммы напр жени  сети 15, синхронизатора 16 и 17, выходных напр жений интегратора 18, второго компаратора 19 первого компаратора 20, формировател  импульсов 21.

Устройство работает следующим образом .

Б исходном состо нии операционньй усилитель 8 находитс  в режиме положительного насьпцени , полозкительный сигнал с его выхода через резистор 10 и диод 13 поступает на.вход его второго каскада усилени  и тем самым блокирует действие входных сигналов и удерживает

операционный усилитель 8 .в устойчивом режиме положительного насыщени .1 Одновременно положительный сигнал с выхода операционного усилител  8

через резистор 10 и диод 12 поступает на вход второго каскада усилени  операционного усилител  3 и также блокирует действие его входных сигналов , удержива  операционный усилитель 3 в режиме положительного насыщени , при этом конденсатор 4 интегратора 2 зар жен с выхода операционного усилител  3 через диод 5. Первый компаратор 6 находитс  в режиме отрицательного насьпцени  под воздействием преобладающего напр жени  с выхода интегратора 2. Импульсы на выходе формировател  управл ющих импульсов 9 отсутствуют.

В моменты перехода напр жени  сети через нуль (15 на фиг. 2) синхронизатор 1 формирует отрицательные синхронизирующие импульсы 17. Отрицательный синхронизирующий импульс

проходит через диод 11 и закрьтает диоды 12-14. В результате действи  выходного положительного сигнала с интегратора 2 второй компаратор 7 переходит в режим отрицательного насыщени  (19), сигналом с выхода компа- .ратора 7 диоды 12-14 остаютс  закрытыми и после прекращени  синхронизирующего импульса. Если в результате просадок синхронизирующего напр жени , или от помех, на выходе синхронизатора 1 по в тс  ложные импульсы 1 7 (фиг. 2), то они не окажут воздействи  на работу устройства, так как диоды 12-14 уже закрыты напр жением

компаратора 7. Как только синхронизирующим импульсом закроетс  диод 12, напр жение на выходе интегратора 2 под действием входного опорного напр жени  начнет линейно убьшать с

посто нной скоростью (18 на фиг, 2) и, достигнув по абсолютной величине значени  сигнала управлени  (-Uy), переведет компаратор 6 в режим положительного насьппени  (20 на фиг. 2,

а формирователь управл ющего импульса 9 сформирует импульс необходимой длительности (21 на фиг. 2), фазовьш сдвиг которого относительно момента перехода сетевого напр жени  через

нуль определ етс  амплитудой управл ющего напр жени .

В момент равенства мгновенного значени  напр жени  интегратора 2 ну

лю второй компаратор 7 переключаетс  в режим положительного насьпцени , сигналом с его выхода через резистор 10 и диод 12 интегратор 2 также переключаетс  в режим положительного насыщени , при этом конденсатор 4 зар жаетс  с выхода операционного усилител  3 через диод 5; компаратор 6 переключаетс  в режим отрицательного насыщени . С этого момента устройст- во находитс  в устойчивом исходном состо нии до прихода следующего синхронизирующего импульса. Включение диода 14 между общей точкой диодов 1 13 и третьим входом компаратора 6, позвол ет предотвратить срьш управл ющих импульсов в случае, если управл ющее напр жет1е (-Uy) превысит амплитудное значение напр жени  на выходе .интегратора 2, т.е., когда компаратор 6 перестает переключатьс  Диод 14 позвол ет дополнительно подавать на вход компаратора 6 короткие импульсы одного знака с напр жением интегратора 2 с момента взвода интегратора 2 до момента прихода синхронизирующего импульса, что заставл ет компаратор 6 переключатьс  в момент взвода интегратора 2 в режим отрицательного насыщени , если даже управл ющий сигнал (-U,,) больще амплитудного значени  напр жени  интегратора 2. В этом случае управл ющий импульс всегда формируетс  в зоне граничного угла.

Таким образом, отсутствие в предлагаемом устройстве ключа сброса интегратора и триггера позвол ет упростить его по сравнению с известным устройством, а предотвращение срывов формировани  управл ющих импульсов повыпает надежность его работы.

04

Формула и

4

3 о

бретени 

20

j ю 15 зо

25

5

0

1. Устройство дл  фазового управлени  вентильным преобразователем, содержащее синхронизатор, выполненные на операционных усилител х -интегратор и два компаратора, причем операционные усилители интегратора и второго компаратора снабжены вьшода- ми, соединенными с входами вторых каскадов усилени , источники опорного и управл ющего напр жений и формирователь управл ющих импульсов,причем источник опорного напр жени  соединен с входом интегратора, выход интегратора соединен с первыми входами компараторов, к второму входу первого компаратора подключен источник управл к цего напр жени , а выход компаратора подключен к формирователю управл ющих импульсов, отличающеес  тем, что, с целью повышени  надежности работы устройства и его упрощени , оно дополнительно снабжено резистором и трем  диодами, при этом выход второго компаратора через резистор подключен к одиоимен- ным выводам трех диодов, второй вывод первого диода подключен к выходу синхронизатора, а вторые вьшоды второго и третьего диодов подключены к входам вторых каскадов усилени  операционных усилителей интегратора и второго компаратора соответственно.

2. Устройство по д. 1, о т л и ч а- ю щ е е с   тем, что, с целью предотвращени  срьшов управл ющих импульсов , оно снабжено четвертым диодом , включенным между общей точкой трех диодов и третьим входом первого компаратора.

1

(риг. г

Claims (2)

1. Формула изобретения

   1. Устройство для фазового управления вентильным преобразователем, содержащее синхронизатор, выполненные на операционных усилителях интегратор и два компаратора, причем операционные усилители интегратора и второго компаратора снабжены выводами, соединенными с входами вторых каскадов усиления, источники опорного и управляющего напряжений и формирователь управляющих импульсов.причем источник опорного напряжения соединен с входом интегратора, выход интегратора соединен с первыми входами компараторов, к второму входу первого компаратора подключен источник управляющего напряжения, а выход компаратора подключен к формирователю управляющих импульсов, отличающееся тем, что, с целью повышения надежности работы устройства и его упрощения, оно дополнительно снабжено резистором и тремя диодами, при этом выход второго компаратора через резистор подключен к одноименным выводам трех диодов, второй вывод первого диода подключен к выходу синхронизатора, а вторые выводы второго и третьего диодов подключены к входам вторых каскадов усиления операционных усилителей интегратора и второго компаратора соответственно.
2. 2. Устройство по ц. 1, о т л и чающее с я тем, что, с целью предотвращения срывов управляющих импульсов, оно снабжено четвертым диодом, включенным между общей точкой трех диодов и третьим входом первого компаратора.