SU1257789A1 - Двухтактный инвертор - Google Patents

Abstract

Изобретение относитс  к электротехнике и может быть использовано во вторичных источниках питани . Цель изобретени  - повышение надежности и быстродействи . При работе транзисторов (Т) 2 и 3 в режиме насыщени  обмотка 8 положительной обратной св зи удерживает их в этом состо нии. Т 4 заперт напр жением на диоде 12. Ограничение тока во входной цепи управл ющего транзистора позвол ет перевести его в выключенное состо ние действием сигнала синхронизации путем щунти- ровани  входной цепи Т 2 или подачей отрицательного импульса. Ограничение напр жени  запирани  Т 2 обусловлено пороговой характеристикой диодных цепей 5 и 6. Выбор сопротивлений резисторов 9,10 и 13,14 обеспечивает активный режим Т 2, при котором ток его выходной цепи становитс  завис щим от тока во входной цепи при меньшем значении тока. 2 з.п. ф-лы. 1 ил. to сд vi 00 СО

Description

Изобретение относитс  к электротехнике и может быть использовано в устройствах преобразовани  и регулировани  электрической энергии.

Цель изобретени  - повышение надежности и быстродействи .

На чертеже представлена принципиальна  схема двухтактного инвертора.

В устройстве первый вывод 1 дл  подключени  источника питани  св зан через выходную цепь управл ющего транзистора 2 с объединенными эмиттерами первого и второго силовых транзисторов 3 и 4. В управл ющем транзисторе 2 с выводами 1 соединен эмиттер. Между базами силовых транзисторов 3 и 4 и первым выводом 1 дл  подключени  источника питани  включены перва  и втора  диодные цепи 5 In 6, обладающие пороговой проводимостью. В силовом трансформаторе 7 выводы обмотки 8 положительной обратной св зи подключены к базам первого и второго силовых транзисторов 3 и 4 через первый и второй ограничительные резисторы. 9 и 10, соединены с выводом 1 дл  подключени  источника питани  через третий и четвертый диоды 11 и 12, образующие двухполупериод- ный выпр митель, и соединены с управл ющим электродом управл ющего транзистора 2 через третий и четвертый ограничительные резисторы 3 и 14. К коллекторам силовых транзисторов 3 и 4 подключена первична  обмотка силового трансформатора , содержаща  две секции 15-1 и 15-2, обща  точка которых соединена со вторым выводом 16 дл  подключени  источника питани .

Принцип действи  устройства состоит в следующем.

При подключении двухтактного инвертора к источнику питани  (выводы 1 и 16} за счет токов утечки или с помощью отпирающего смещени  (цепи смещени  не показаны па схеме) производитс  начальное отпирание силового транзистора (например 3) и управл ющего транзистора 2. При этом, протекание по секции 15-1 выходного трансформатора 7 вызывает по вление ЭДС на обмотке 8 положительной обратной св зи, и во входные цепи силового транзистора 3 и управл ющего транзистора 2 задаютс  дополнительные компоненты тока через ограничительные резисторы 9 и 13. Ток обмотки 15-1 возрастает, из-за чего увеличиваетс  напр жение на этой обмотке и соответственно ЭДС обмотки 8 положительной об- ратпой св зи, транзисторы 3 и 2 отпираютс  еще больще и т. д. до их перехода в режим насыщени . При работе транзисторов 2 и 3 в режиме насыщени  к секции 15-1 первичной обмотки приложено напр жение питани . Соответственно посто нное напр жение трансформируетс  в обмотку 8 положительной обратной св зи, и токами через резисторы 9 и 13 транзисторы 3 и 2 удер5

живаютс  в состо нии насыщени . Транзистор 4 заперт напр жением на диоде 12, передаваемым на базу транзистора 4 через резистор 10.

Ограничитель тока во входной цепи управл ющего транзистора 2 позвол ет перевести его в выключенное состо ние действием сигнала синхронизации (например, путем щунтировани  входной цепи транзистора 2 или подачей отрицательного импуль0 са). Переход выходной цепи управл ющего транзистора 2 состо ние низкой проводимости под действием указанного сигнала обеспечивает автоматическое запирание силового транзистора 3 отрицательным током базы, равным току коллектора этого транзистора , протекавщим по коллекторной цепи перед моментом запирани . Отрицательный ток базы силового транзистора 3 замыкаетс  через диодную цепь 5, и при этом к выходной цепи управл ющего транзистора 2,

0 перещедщего в выключенное состо ние, прикладываетс  напр жение, определ емое пороговой характеристикой диодной цепи 5. Запирание силового транзистора 3 значительным током обеспечивает малое врем  рассасывани  в базе силового транзистора 3

5 и высокую крутизну спада его коллекторного тока, что означает увеличение быстродействи  и снижение потерь энергии при запирании . Па личие в эмиттерной цепи запирающегос  силового транзистора 3 высокого сопротивлени  выходной цепи управл ющего

транзистора 2, перед этим перешрдщего в состо ние низкой проводимости, предотв)а- щает услови  дл  возникновени  вторичного пробо  в силовом транзисторе 3 при его запирании, когда к выходной цепи прикладываетс  высокое напр жение, приблизительно равное удвоенному напр жению питани .

После запирани  силового транзистора 3 за счет энергии магнитного пол , накопленной в сердечнике трансформатора 7, про0 исходит перемена пол рности напр жений на его обмотках. Поэтому при прекращении действи  сигнала синхронизации током, задаваемым во входную цепь через резистор 14 обмоткой 8 положительной обратной св зи, транзистор 2 переводитс  во включенное состо ние . При этом, обеспечиваютс  услови  дл  протекани  тока через резистор 10 и входную цепь силового транзистора 4, вследствие чего он переходит к режиму насыщени  вслед за основным управл ющим

Q транзистором 2.

Возникшее состо ние схемы аналогично ранее рассмотренному, и поэтому описанные процессы повтор ютс  при поступлении нового сигнала синхронизации.

Ограничение напр жени , прикладывае5 мого к выходной цепи управл ющего транзистора 2 при его запирании, обусловлено пороговой характеристикой диодных цепей 5 и 6. Дл  нормальной работы устройства

5

5

необходимо, чтобы диодные цепи 5 и 6 не шунтировали входные цепи силовых транзисторов 3 и 4 и, следовательно, достаточно , если падение напр жени  на диодных цеп х 5 и 6, возникающее при запирании транзисторов 3 и 4, не превышало 3-5 В. Это позвол ет использовать в качестве транзистора 2 низковольтные и поэтому быстродействующие приборы с высокими усилительными свойствами (например, нолевые транзисторы). Это исключает  вление вторичного пробо  управл ющего транзистора 2. В качестве диодных цепей 5 и 6 с пороговой проводимостью могут быть использованы низковольтные стабилитроны или группа из соединенных последовательно диодов.

Если выбором сопротивлений резисторов 9,10 и 13,14 обеспечить переход управл ющего транзистора 2 в активный режим, при котором ток его выходной цепи становитс  завис щим от тока (напр жени ) во входной при меньшем значении тока, или переход т в активный режим из режима насыщени  силовые транзисторы 3 и 4, то в устройстве возникает  вление самосинхронизации . Оно внешне про вл етс  в том, что происходит автоматическое ограничение амплитуды токов силовых транзисторов 3 и 4 на уровне, слабо завис щем от их.усилительных свойств. Переход управл ющего транзистора 2 в активный режим означает ограничение тока в его выходной цепи на некотором пороговом уровне, поскольку сигнал во входной цепи ограничен напр жением на обмотке 8 положительной обратной св зи. При этом, возрастает падение напр жени  на управл ющем транзисторе 2 до тех пор, пока не достигаетс  порог отпирани  диодной цепи 5, если в провод щем состо нии силовой транзистор 3.

При достижении порога отпирани  диодной цепи 5 рост тока первичной обмотки 15-1 выше указанного порогового уровн  означает уменьшение величины, а затем инверсию знака тока базовой цепи силового транзистора 3, что вызывает его запирание . Оно происходит при токе, незначительно превышающем пороговое значени  тока выходной цепи управл ющего транзистора 2.

Явление самоограничени  амплитуды токов силовых транзисторов 3 и 4 повышает надежность их работы в автогенераторном режиме двухтактного инвертора.

Claims (3)

1.Двухтактный инвертор, содержащий первый и второй силовые транзисторы, эмиттеры которых объединены, а между базами и первым выводом дл  подключени  источ0 ника питани  включены перва  и втора  диодные цепи, выходной трансформатор, обмотка положительной обратной св зи которого включена между базами первого и второго силовых транзисторов через первый и второй ограничительные резисторы, и управ л ющий транзистор, эмиттер которого соединен с первым выводом дл  подключени  источника питани , двухполупериодный выпр митель , отличающийс  тем, что, с целью повыщени  надежности и быстродействи ,

Q обмотка положительной обратной св зи через указанный двухполупериодный выпр митель и введенную токоограничивающую цепь подключена к коллектору управл ющего транзистора, а перва  и втора  диодные цепи выполнены с порогом отпирани  по

5 напр жению, большим суммы падени  напр жени  на входной цепи силового транзистора и выходной цепи управл ющего транзистора в состо гнии их проводимости.

2.Инвертор по п. 1, отличающийс  тем, что двухполупериодный выпр митель образован диодами, включенными между выводами обмотки положительной обратной св зи и первым выводом дл  подключени  источника питани , а токоограничивающа  цепь образована третьим и четвертым ограничительными резисторами, включенными

между выводами обмотки положительной обратной св зи и управл ющим электродом управл ющего транзистора.

3.Инвертор по п. 1, отличающийс  тем, что двухполупериодный выпр митель образоQ ван двум  диодами, включенными между выводами обмотки положительной обратной св зи последовательно-встречно, а их обща  точка подключена к управл ющему электроду управл ющего транзистора через токоограничивающую цепь.

0