SU1257671A1 - Device for solving differential equations - Google Patents
Device for solving differential equations Download PDFInfo
- Publication number
- SU1257671A1 SU1257671A1 SU843832750A SU3832750A SU1257671A1 SU 1257671 A1 SU1257671 A1 SU 1257671A1 SU 843832750 A SU843832750 A SU 843832750A SU 3832750 A SU3832750 A SU 3832750A SU 1257671 A1 SU1257671 A1 SU 1257671A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- inputs
- multipliers
- outputs
- switches
- Prior art date
Links
Abstract
Изобретение относитс к области аналоговой вычислительной техники и предназначено дл осуществлени пр мого и обратного дифференциальных преобразований функций, заданных реальными сигналами, а также дл аналитической аппроксимации сигналов, построени экономичных аналоговых запоминающих устройств и т.п. Цель изобретени - повьпление точности и расширение функциональных возможностей устройства дл решени дифференциальных уравнений с использованием операционных методов. Устройство содержит две группы интеграторов, две группы умно сителей, переключатели, блок формировани линейного преобразовани матричного типа, блок регистрации и обратимый сумматор. Новым в предлагаемом устройстве вл етс то, что оно содержит обратимый сумматор, св занный с перечисленными вьнпе элементами соответствующими св з ми,что позвол ет за счет введени эффекта обратимости повысить производительность аналоговых и гибридных вычислительных систем при реализации функций запоминани аналоговых сигналов и реализации систем с запаздывак цим аргументом . 1 ил.The invention relates to the field of analog computing and is intended to carry out direct and inverse differential transformations of functions defined by real signals, as well as for analytical approximation of signals, building cost-effective analog storage devices, etc. The purpose of the invention is to improve the accuracy and enhance the functionality of the device for solving differential equations using operational methods. The device contains two groups of integrators, two groups of intelligent dividers, switches, a matrix-type linear conversion unit, a recording unit, and a reversible adder. New in the proposed device is that it contains a reversible adder associated with the listed elements of the corresponding connections, which allows, by introducing the effect of reversibility, to increase the performance of analog and hybrid computing systems when implementing the functions of storing analog signals and implementing systems with lag with the argument. 1 il.
Description
Изобретение относитс к аналоговой вычислительной технике, предназначено дл исследовани нелинейных динамических объектов с использованием аппарата дифференциальных преобразований и может быть использовано также дл запоминани функций, заданных ре апьными физическими сигналами, преобразовани масштаба аргумента и введени регулируемого запаздывани .The invention relates to analog computing, is intended to study nonlinear dynamic objects using a differential transformation apparatus, and can also be used to memorize functions defined by physical signals, scale the argument and introduce adjustable latency.
Цель изобретени - повьшение точности и .расширение функциональных возможностей устройства дл решени дифференциальных уравнений в части обратимости его работы. The purpose of the invention is to increase the accuracy and increase the functionality of the device to solve differential equations in terms of the reversibility of its work.
На чертеже схематично изображено предлагаемое устройство.The drawing schematically shows the proposed device.
Устройство содержит интеграторы 1(1), 1(2),...,1(п) первой группы.The device contains integrators 1 (1), 1 (2), ..., 1 (p) of the first group.
10ten
1515
изменение масштаба аргумента и введение запаздывани .scaling the argument and introducing lag.
В первом режиме переключатели 6(1) 6(2),...,6(п) наход тс в положении, при котором выходы интеграторов 2(1), 2(2),.,.,2(п) второй группы отключены от входов умножителейЗ(1)53(2), . . . «,.,3(ii) первой группы, которые этими же переключател ми соединены с шиной нулевого потенциала. Тем самым на выходах умно сителей 3(1), 3(2) ,.. . ,3(п) первой группы. Соединенных с соответствующими п выводами обратимого сумматора 7, наход тс нулевые потенциалы . Обратимый сумматор 7 эквивалентен двухвходовому сумматору, на одном из выводов которого действует анализируемый или запоми ае а1й сигнал, В соответствии с уравнением обратимогоIn the first mode, the switches 6 (1) 6 (2), ..., 6 (p) are in the position at which the outputs of the integrators 2 (1), 2 (2),.,., 2 (p) of the second group disconnected from the inputs of multipliers3 (1) 53 (2),. . . “,., 3 (ii) of the first group, which are connected to the zero potential bus by the same switches. Thus, at the outputs of clever 3 (1), 3 (2), .... , 3 (p) of the first group. Connected with the corresponding n conclusions of the reversible adder 7, there are zero potentials. Reversible adder 7 is equivalent to a two-input adder, one of the conclusions of which is acted upon by the signal being analyzed or stored, according to the equation of the reversible
2525
30thirty
с выводе по витс этот анализируе- мьтй сигнап с противоположным знаком Переключатель 6(п+1) находитс в разомкнутом состо нии и не преп тствует поступлению инвертированного значени входного сигнала на объединенные входы умножителей 4(1), 4(2), ...,4(п) второй группы. На вторые входы этих умножителей поступают сигналы .with the output of this analyzed signal with opposite sign. Switch 6 (n + 1) is in the open state and does not prevent the input of the inverted value of the input signal from the combined inputs of the multipliers 4 (1), 4 (2), ... , 4 (p) of the second group. Signals arrive at the second inputs of these multipliers.
поступают / -t к пропорциональные kfp) .с Mf,f.Jt,l t J.iJ V/i-I. CW A JJl llJIt U - 9come / -t to proportional kfp). with Mf, f.Jt, lt J.iJ V / i-I. CW A JJl llJIt U - 9
ходов каскадно соединенных интеграторов 1(1), 1(2),,.„,1(n) первой труппы .moves cascade connected integrators 1 (1), 1 (2) ,,. „, 1 (n) of the first troupe.
3535
интеграторы 2(1) ,2(2) ,.,. ,,2(п) второй 20 сумматора в этом случае на оставшем- группы, умножители первой группы 3(О, 3(2) ,.... ,3(п), умножители второй группы 4(1),4(2) ,...,4(п)5 блок 5 задани начальных условий, переключатели 6(1), 6(2),...,6(п+2), 6(п+3), обратимый сумматор 7 5 блок 8 формировани линейного преобразовани , блок 9 регистрации .integrators 2 (1), 2 (2),.,. ,, 2 (p) second 20 adder in this case on the remaining group, multipliers of the first group 3 (O, 3 (2), ...., 3 (p), multipliers of the second group 4 (1), 4 (2 ), ..., 4 (p) 5 block 5 set initial conditions, switches 6 (1), 6 (2), ..., 6 (n + 2), 6 (n + 3), reversible adder 7 5 a linear conversion shaping unit 8, a registration unit 9.
Устройство работает следующим образом .The device works as follows.
Устройстззо предназначено дл определени аппроксимирующего дифференциального спектра сигнала, действующего на (п+2)-м выводе обратимого сумматора 7, запоминани этого спектра и формировани восстановленного сигнала с возможностью измерени временного масштаба и реализации функции запаздывающего аргумента. The device is designed to determine the approximate differential spectrum of the signal acting on the (n + 2) output of the reversible adder 7, memorize this spectrum and generate the reconstructed signal with the possibility of measuring the time scale and implementing the function of the delay argument.
В зависимости от положени переключателей 6(1) , 6(2),...,6(п+2), 6(п+3) устройство может находитьс в из трех следующих ре шмов.Depending on the position of the switches 6 (1), 6 (2), ..., 6 (n + 2), 6 (n + 3), the device may be in the following three ways.
Режим определени аппроксимирующего Дифференциального спектра сигнала. 45 Этот же режим используетс дл записи аналогового сигнала как функции времени .The mode of determining the approximate differential spectrum of the signal. 45 The same mode is used to record the analog signal as a function of time.
Режим хранени элементов аппроксимирующего дифференциального спектра исследуемого сигнала В этом же режиме осуществл етс экономное хранение элементов спектра запоминаемой функции .The storage mode of the elements of the approximating differential spectrum of the signal under investigation. In the same mode, the elements of the spectrum of the memorized function are stored economically.
Режим восстановлени аппроксимированного сигнала. Этот же режим вл етс режимом воспроизведени записанной функции, при котором возмо -лоApproximate signal recovery mode. The same mode is the playback mode of the recorded function, in which
4040
Переключатель 6(п+2) находитс в положении, при котором с выхода блока 5 задани начальных условий на вход интегратора 1(1) первой группы поступает напр жение положительной пол рности..Switch 6 (n + 2) is in the position where the output of block 5 setting the initial conditions to the input of integrator 1 (1) of the first group receives a positive polarity voltage.
Интеграторы обеих групп работают в теченье анализируемого отрезка времени О t :й Т одновременно с поступлением входного сигнала,The integrators of both groups work during the analyzed time interval About t: nd T simultaneously with the arrival of the input signal,
J кJ to
Сигналы, пропорциональные (--) , проход через умножители 4(1), 4(2), ,,.,4(ц) второй группы, умножаютс на :на инвертированное значение входного сигнала и поступают на входы блока 8 50 формировани линейного преобразова- ВИЯ таким образом, что на входы интеграторов 2(1), 2(2),..,,2(п) второй группы поступают линейные комбинации упом нутых произведений, необходимые дл об.разовани компонент аппроксимирующего дифференциального спектра на выходах интеграторов 2(1), 2(2),..., 2(п) второй группы. Эти компонентыSignals proportional to (-), passing through multipliers 4 (1), 4 (2), ,,., 4 (c) of the second group are multiplied by: the inverted value of the input signal and fed to the inputs of the block 8 50 forming a linear transformation - VNI in such a way that the inputs of the integrators 2 (1), 2 (2), .., 2 (p) of the second group receive linear combinations of the above-mentioned products necessary to form the components of the approximate differential spectrum at the outputs of the integrators 2 1), 2 (2), ..., 2 (p) of the second group. These components
5555
изменение масштаба аргумента и введение запаздывани .scaling the argument and introducing lag.
В первом режиме переключатели 6(1), 6(2),...,6(п) наход тс в положении, при котором выходы интеграторов 2(1), 2(2),.,.,2(п) второй группы отключены от входов умножителейЗ(1)53(2), . . . «,.,3(ii) первой группы, которые этими же переключател ми соединены с шиной нулевого потенциала. Тем самым на выходах умно сителей 3(1), 3(2) ,.. . ,3(п) первой группы. Соединенных с соответствующими п выводами обратимого сумматора 7, наход тс нулевые потенциалы . Обратимый сумматор 7 эквивалентен двухвходовому сумматору, на одном из выводов которого действует анализируемый или запоми ае а1й сигнал, В соответствии с уравнением обратимогоIn the first mode, switches 6 (1), 6 (2), ..., 6 (p) are in the position at which the outputs of the integrators 2 (1), 2 (2),.,., 2 (p) second Groups are disconnected from the inputs of multipliers3 (1) 53 (2),. . . “,., 3 (ii) of the first group, which are connected to the zero potential bus by the same switches. Thus, at the outputs of clever 3 (1), 3 (2), .... , 3 (p) of the first group. Connected with the corresponding n conclusions of the reversible adder 7, there are zero potentials. Reversible adder 7 is equivalent to a two-input adder, one of the conclusions of which is acted upon by the signal being analyzed or stored, according to the equation of the reversible
с выводе по витс этот анализируе- мьтй сигнап с противоположным знаком Переключатель 6(п+1) находитс в разомкнутом состо нии и не преп тствует поступлению инвертированного значени входного сигнала на объединенные входы умножителей 4(1), 4(2), ...,4(п) второй группы. На вторые входы этих умножителей поступают сигналы .with the output of this analyzed signal with opposite sign. Switch 6 (n + 1) is in the open state and does not prevent the input of the inverted value of the input signal from the combined inputs of the multipliers 4 (1), 4 (2), ... , 4 (p) of the second group. Signals arrive at the second inputs of these multipliers.
поступают / -t к пропорциональные kfp) .с Mf,f.Jt,l t J.iJ V/i-I. CW A JJl llJIt U - 9come / -t to proportional kfp). with Mf, f.Jt, lt J.iJ V / i-I. CW A JJl llJIt U - 9
ходов каскадно соединенных интеграторов 1(1), 1(2),,.„,1(n) первой труппы .moves cascade connected integrators 1 (1), 1 (2) ,,. „, 1 (n) of the first troupe.
сумматора в этом случае на оставшем- adder in this case on the remaining
Переключатель 6(п+2) находитс в положении, при котором с выхода блока 5 задани начальных условий на вход интегратора 1(1) первой группы поступает напр жение положительной пол рности..Switch 6 (n + 2) is in the position where the output of block 5 setting the initial conditions to the input of integrator 1 (1) of the first group receives a positive polarity voltage.
Интеграторы обеих групп работают в теченье анализируемого отрезка времени О t :й Т одновременно с поступлением входного сигнала,The integrators of both groups work during the analyzed time interval About t: nd T simultaneously with the arrival of the input signal,
J кJ to
Сигналы, пропорциональные (--) , проход через умножители 4(1), 4(2), ,,.,4(ц) второй группы, умножаютс на :на инвертированное значение входного сигнала и поступают на входы блока 8 формировани линейного преобразова- ВИЯ таким образом, что на входы интеграторов 2(1), 2(2),..,,2(п) второй группы поступают линейные комбинации упом нутых произведений, необходимые дл об.разовани компонент аппроксимирующего дифференциального спектра на выходах интеграторов 2(1), 2(2),..., 2(п) второй группы. Эти компонентыSignals proportional to (-), passing through multipliers 4 (1), 4 (2), ,,., 4 (c) of the second group are multiplied by: the inverted value of the input signal and fed to the inputs of the linear conversion unit 8 VIA in such a way that the inputs of the integrators 2 (1), 2 (2), .. ,, 2 (п) of the second group receive linear combinations of the above-mentioned products necessary to form the components of the approximate differential spectrum at the outputs of the integrators 2 (1 ), 2 (2), ..., 2 (p) of the second group. These components
поступают также на входы блока 9 регистрации .also received at the inputs of block 9 registration.
В режиме хранени переключатели 6(1), 6(2) ,, ... ,6(п) остаютс в прежнем состо нии, а переключатель 6(п+1 переключаетс в противоположное состо ние и подключает шину нулевого потенциала к объединенным взводам умножителей 4(1), 4(2) ,..., 4(г1) второй группы и соответствующему входу обратимого сумматора 7.In the storage mode, the switches 6 (1), 6 (2) ,, ..., 6 (n) remain in the same state, and the switch 6 (n + 1 switches to the opposite state and connects the potential-zero bus to the combined multipliers 4 (1), 4 (2), ..., 4 (r1) of the second group and the corresponding input of the reversible adder 7.
Это состо ние может сохран тьс неограниченно долго в зависимости от свойств интеграторов 2(1), 2(2),..., 2(п) второй группы, которые наход тс в режиме хранени напр жений конденсаторов , включенных в обратные св зи операционных усилителей.This state can be maintained indefinitely depending on the properties of the integrators 2 (1), 2 (2), ..., 2 (n) of the second group, which are in the storage mode of the voltages of the capacitors included in the operating feedback. amplifiers.
В последнем режиме работы устройства переключатели 6(1), 6(2),..,, 6(п) переключаютс в противоположные положени , при которых входы умножителей 3(1), 3(2),...,3(п) первой группы подключаютс к выходам интеграторов 2(1), 2(2),...,2(п) второй группы. Переключатель 6(п+1) сохран ет свое положение, соответствующее режиму хранени , а переключатель 6(п+2) переключаетс в противоположное положение, обеспечивающее подачу напр жени отрицательной пол рности с второго выхода блОка 5 начальных условий на вход интегратора 1(1) первой группы. Переключение (п+3)-гЬ переключател обеспечивает режим ввода или вьюода дл (п+2)-го вьшода обратимого сумматора 7.In the last device operation mode, the switches 6 (1), 6 (2), .. ,, 6 (n) switch to opposite positions, at which the inputs of the multipliers 3 (1), 3 (2), ..., 3 (n a) the first group is connected to the outputs of the integrators 2 (1), 2 (2), ..., 2 (n) of the second group. Switch 6 (n + 1) retains its position corresponding to the storage mode, and switch 6 (n + 2) switches to the opposite position, providing the supply of negative polarity from the second output of the initial conditions 5 to the input of the integrator 1 (1) first group. Switching the (n + 3) -gb switch provides an input or view mode for the (n + 2) th output of the reversible adder 7.
Таким образом, обратимый сумматор 7 превращаетс в (п+2)-е входовое устройство, причем на выходе этого сумматора, где ранее действовал анализируемый сигнал, теперь с началом работы интеграторов 1(1), 1(2),..., 1(п) первой группы по вл етс его ап- прок;симаци в соответствии с формулойThus, the reversible adder 7 becomes a (n + 2) -th input device, and at the output of this adder, where the analyzed signal previously operated, now with the start of operation of the integrators 1 (1), 1 (2), ..., 1 (n) the first group appears its up; simulated according to the formula
X(t) |:X(k)() К О пX (t) |: X (k) () K O n
Масштабна посто нна Н , вход - ща Б выражение (1), принципиально может иметь значени , отличающиес от значений, которые она имела в первом режиме работы устройства, иThe scale constant H, the input B of the expression (1), may in principle have values different from the values it had in the first mode of operation of the device, and
10ten
2020
) 5 5 ) 5 5
30 -j Q 30 -j Q
2525
5050
тем самым обеспечиваетс изменение масщтаба аргумента.thereby providing a change in the scale of the argument.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843832750A SU1257671A1 (en) | 1984-12-25 | 1984-12-25 | Device for solving differential equations |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843832750A SU1257671A1 (en) | 1984-12-25 | 1984-12-25 | Device for solving differential equations |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1257671A1 true SU1257671A1 (en) | 1986-09-15 |
Family
ID=21154378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843832750A SU1257671A1 (en) | 1984-12-25 | 1984-12-25 | Device for solving differential equations |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1257671A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2583705C1 (en) * | 2015-03-27 | 2016-05-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ставропольский государственный аграрный университет" | Device for integration of differential equations |
-
1984
- 1984-12-25 SU SU843832750A patent/SU1257671A1/en active
Non-Patent Citations (1)
Title |
---|
Пухов Г.Е. Дифференциальный анализ электрических чисел. Киев; Наукова думка, 1982. Авторское свидетельство СССР № 1171815, кл. G 06 G 7/38, 1985. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2583705C1 (en) * | 2015-03-27 | 2016-05-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ставропольский государственный аграрный университет" | Device for integration of differential equations |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1257671A1 (en) | Device for solving differential equations | |
US2967018A (en) | Analog computation | |
SU1062727A1 (en) | Correlation device for determining of time lag of random signal | |
SU1305728A1 (en) | Device for solding differential equations | |
SU928369A1 (en) | Integrator | |
US4150436A (en) | First order sample and hold | |
SU468261A1 (en) | Heat Exchanger Simulator | |
SU1084824A1 (en) | Square-law function generator | |
SU686035A1 (en) | Multiplication device | |
SU790207A1 (en) | Pulse delay device | |
SU1013979A1 (en) | Integrator | |
SU691875A1 (en) | Apparatus for differentiating time-quantified signal | |
SU1150631A1 (en) | Pulse-time square-law function generator | |
SU407344A1 (en) | DEVICE FOR MODELING ELECTROMAGNETIC MECHANISMS | |
SU742968A1 (en) | Correlator | |
SU920758A1 (en) | Differentiating device | |
SU530446A1 (en) | Multi-channel strain gauge with time-pulse modulation of output signals | |
SU721828A1 (en) | Multiplier-divider | |
SU928236A1 (en) | Device for determination of signal extremum | |
SU970683A2 (en) | Device for pulse-time conversion of dc voltage into number | |
SU809391A1 (en) | Analogue storage | |
SU924755A1 (en) | Analogue storage device | |
SU656081A1 (en) | Information registering device | |
SU873279A1 (en) | Analog memory | |
SU739656A1 (en) | Analog memory |