SU1256049A1

SU1256049A1 - Аналоговый фурье-процессор

Info

Publication number: SU1256049A1
Application number: SU853875067A
Authority: SU
Inventors: Николай Валентинович Соболь; Евгений Владимирович Долбня; Аркадий Васильевич Лисин
Original assignee: Харьковский Ордена Трудового Красного Знамени Институт Радиоэлектроники Им.Акад.М.К.Янгеля
Priority date: 1985-03-26
Filing date: 1985-03-26
Publication date: 1986-09-07

Abstract

Изобретение относитс к радиотехнике и предназначено дл использовани в радиолокаторах, системах св зи, системах звуковой локации и . Целью изобретени вл етс расширение динамического диапазона процессора путем адаптивного изменени структуры процессора и коэффициента усилени . Цель достигаетс благодар введению в процессор линии задержки, первого и второго коммутаторов, первого и второго cjTMMaropoB, регулируемого усилител . 1 ил. СЛ С ю СЛ О5

Description

Изобретение относитс к аналоговой вычислительной технике и радиотехнике , в частности к устройствам на поверхностных акустических волнах и предназначено дл использовани в радиолокаторах, системах св зи, системах звуковой локации, системах управлени воздушным движением и т.д Целью изобретени вл етс расширение динамического диапазона процессора за счет адаптивного изменени структуры процессора и коэффициента усилени .

На чертеже представлена структурна схема аналогового Фурье-процессора .

Аналоговый Фурье-процессор содержит элемент 1 задержки, первый коммутатор 2, первьй перемножитель 3, первьй сумматор 4, усилитель 5, . фильтр 6 свертки линейно-частотно-модулированного сигнала, регулируемый усилитель 7, второй коммутатор 8, второй перемножитель 9, второй сумматор 10, детектор П, синхронизатор 12, первый генератор 13 линейно- частотно-модулированного сигнала, второй генератор 14 линейно-частотно-модулированного сигнала, формирователь 15 импульсов, первьй интегратор 16, первый компаратор 17, второй интегратор 18 и второй компаратор 19.

Аналоговьй Фурье-процессор работает следующим образом.

В исходном состо нии входной импульсный сигнал с полосой W и переменной длительностью 1 Т через Элемент 1 задержки и коммутатор 2 поступает на вход первого неремножите- л 3. Далее входной сигнал преобразуетс . Одновременно входной радиоимпульс поступает на детектор 11, на выходе которого формируетс сигнал, передним фронтом которого запускаетс синхронизатор 12,

Режим 1 реализуетс при длитель- ности входного сигнала Т . Продетектированный входной сигнал с выход.а детектора 1 1 поступает на вхо формировател 15 импульсов, который формирует из входных видеоимпульсов с большим диапазоном изменени амплитуды выходной сигнал в виде пр моугольных импульсов посто нной амплитуды , длительность которых равна длительности входного сигнала, измеренной по заданному уровню.

5

0

5

0

5

O

5

.С выхода формировател .15 импульсов пр моугольные импульсы дл прин ти решени о их длительности подаютс на последовательно соединенные первый интегратор 16 и первьй компаратор 17 и на последовательно соединенные второй интегратор 18 и второй компаратор 19. После интеграторов 16 и 18 пр моугольные импульсы преобразуютс в линейно растущие напр жени , амплитуды которых пропорциональны длительност м входных пр моугольных импульсов, в компараторах 17 и 19 i примен ютс фиксированные опорные напр жени . Дл прин ти решени о длительности входного сигнала посто нна времени первого интегратора 16 выбираетс отличной от посто нной времени второго интегратора 18 в раз .

W,T

В первом режиме на выходе первого компаратора 17 вьфабатываетс управл ющий сигнал, который открывает первый и закрывает второй выходы первого компаратора 2, а также переводит регулируемьй усилитель 7 в состо ние максимального усипени с коэффициеь - том К„|.. Управл ющий сигнал на выходе второго компаратора 19 производит переключение выходов второго коммутатора В.

Режим II. При , Т,,, - ЧГт/Иф J на выходе первого интегратора 16 линейно растущее напр жение превышает опорное напр жение первого компаратора 17, на выходе которого измен етс управл ющий сигнал, что приводит к закрытию одного и открытию другого выходов коммутатора 2, а также к переводу регулируемого усилител 7 в состо ние с коэффициентом усилени Ки„ . Разница коэс{4)ициентов усилени в режимах 1 и 11 составл ет 20 .

Па выходе второго интегратора 18 из-за его большой посто нной времени интегрировани линейно растущее напр жение не достигает уровн опорного напр жени второго компаратора 19, управл ющий сигнал на выходе которого остаетс таким же, как и дл режима 1 .

. Режим III. При ., управл ющий сигнал на выходе первого компаратора 17 останетс таким же, как и дл режима 11, а на выходе второго компаратора 19 он измен етс , так как линейно растущее напр жение

на выходе второго интегратора 18 превышает опорное напр жение второго компаратора 19. Это приводит к тому, что один из выходов второго коммута- тора 8 открываетс , а другой закрьша- етс , и преобразованный сигнал с выхода фильтра 6 свертки поступает на второй сумматор 10, мину второй пepe ffloжитeль 9. Аналогично режиму 1 исключение второго ЛЧМ генератора 14 возможно из-за малой девиации частоты его сигнала.

Claims

Формула изобретени

Аналоговый Фурье-процессор , содежащий первый и второй перемножители первьй и второй генераторы линейно- частотно-модулированного сигнала, усилитель, фильтр свертки линейно- частотно-модулированного сигнала и синхронизатор, причем первый выход синхронизатора через первый генератор линейно-частотно-модулированного сигнала соединен с первым входом первого перемножител , второй выход синхронизатора через второй генератор линейно-частотно-модулированного сигнала соединен с первым входом второго перемножител , а выход уси- лител соединен с входом фильтра свертки линейно-частотно-модулированного сигнала, отличающий с тем, что, с целью расширени динамического диапазона путем адаптив- ного изменени структуры и коэффициента усилени , в него введены элемент задержки, детектор, первьй и второй ком }утаторы, первый и второй сумматоры, регулируемый усилитель,

5 О

5

0 5

формирователь импульсов, первый и второй интеграторы, первьй и второй компараторы, причем вход детектора соединен с входом элемента задержки и вл етс входом процессора, выход элемента задержки подключен к информационному входу первого котчмутатора, первый выход которого соединен с вторым входом первого перемножител , второй выход первого коммутатора - с первым входом первого сумматора, второй вход которого соединен с выходом первого перемножител , выход первого сумматора - с входом усилител , выход фильтра свертки линейно-частотно-модулированного сиг- .нала соединен с информационным входом регулируемого усилител , вход управлени усилением которого соединен с выходом первого компаратора и управл ницим входом первого коммутатора , выход второго компаратора соединен с управл ющим входом второго коммутатора, информационньпТ вход которого соединен с выходом регулируемого усилител , первьй выход второго коммутатора соединен с вторым входом второго перемножител , второй выход второго коммутатора - с первым входом второго сумматора, второй вход которого соединен с выходом второго перемножител , выход детектора соединен с входом запуска синхронизатора и входом формировател импульсов , выход которого соединен с входами первого и второго интеграторов, выходы которых соединены с входами одноименных компараторов, выход второго сумматора вл етс выходом процессора .

Редактор А. Ворович

Составитель В. Орлов

Техред М.Ходанич - Корректор И. Муска

Заказ 4826/50 Тираж 671Подписное

ВНИИПИ Государственного коьштета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул.Проектна ,4