SU1256039A1

SU1256039A1 - Device for analyzing connectivity of probabilistic graph

Info

Publication number: SU1256039A1
Application number: SU853841662A
Authority: SU
Inventors: Александр Иванович Багрич; Владимир Николаевич Кустов
Original assignee: Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority date: 1985-01-09
Filing date: 1985-01-09
Publication date: 1986-09-07

Abstract

Изобретение относитс к цифровой вычислительной технике и может быть использовано дл количественной оценки св зности графов информационно-логических структур ЭВМ. Целью изобретени вл етс расширение функциональных возможностей устройства за счет обеспечени проведени исследовани графа, начина с любой его вершины , и определени номеров вершин, св занных с данной вершиной. Устройство содержит матричную модель топологии исследуемого графа, каждый элемент матрицы которой состоит из триггера, двух элементов И и элемента задержки. Кроме того, устройство содержит две группы элементов ИЛИ, два регистра, счетчик, формирователь импульсов и элемент И. 1 ил. N5 СД о: о оо ;&amp;The invention relates to digital computing and can be used to quantify the connectivity of graphs of computer information and logic structures. The aim of the invention is to expand the functionality of the device by ensuring that a graph is investigated, starting from any vertex, and determining the numbers of the vertices associated with a given vertex. The device contains a matrix model of the topology of the graph under study, each element of the matrix of which consists of a trigger, two elements AND, and a delay element. In addition, the device contains two groups of elements OR, two registers, a counter, a pulse shaper, and element I. 1 ill. N5 DM about: o oo; &amp;

Description

ff

Изобретение относитс к цифровой вычислительной технике и может быть использовано дл количественной оценки св зности графов информационно-логических структур ЭВМ.The invention relates to digital computing and can be used to quantify the connectivity of graphs of computer information and logic structures.

Цель изобретени - расширение функциональных устройств цутем обеспечени проведени исследовани графа, начина с любой его вершины, и определени номеров вершин, св занных с данной вершиной.The purpose of the invention is to expand the functional devices with the task of providing a study of the graph, starting from any of its vertices, and determining the numbers of the vertices associated with a given vertex.

На чертеже приведена структурна схема устройства дл исследовани св зности веро тного графа.The drawing shows a block diagram of a device for examining the connectivity of a probable graph.

Устройство содержит триггеры 1, элементы И 2, элементы ИЛИ 3, элементы И 4, вход 5 сброса устройства, счетчик 6, элементы И 7, элементы 8 задержки, формирователь 9 импульсов, элементы И ЛИ 10, регистры 1 и 12. Кажда чейка 13 матричной модели 14 исследуемого графа образована совокупностью триггера 1, элементов И 2 и 7 и элемента 8 задержки. Кроме того, на чертеже обозначены входы 15 задани номера начальной вершины устройства , выходы 16 идентификации вершин устройства , выход 17 индикации св зности графа устройства, выход 18 фиксации числа дуг устройкгтва.The device contains triggers 1, elements AND 2, elements OR 3, elements AND 4, input 5 reset the device, counter 6, elements AND 7, elements 8 delay, shaper 9 pulses, elements AND LI 10, registers 1 and 12. Each cell 13 matrix model 14 of the studied graph is formed by a set of trigger 1, the elements And 2 and 7 and the element 8 delay. In addition, in the drawing, the inputs 15 specify the number of the initial vertex of the device, the outputs 16 identify the vertices of the device, the output 17 of the indication of the connectivity of the device graph, the output 18 fix the number of arcs of the device.

Устройство дл исследовани св зности веро тного графа работает следуюш,им образом .A device for studying the connectivity of a probable graph works in the following manner.

Перед началом работы на вход сброса устройства подаетс сигнал, устанавливающий в нулевое состо ние все триггеры 1 элементов 13 матричной модели исследуемого графа 14, счетчик 6 и регистры 11 и 12.Before starting work, a signal is supplied to the reset input of the device that sets all the triggers 1 of the elements 13 of the matrix model of the graph 14, the counter 6 and the registers 11 and 12 to the zero state.

Затем на устаповочные входы устройства поступают двоичные сигналы в соответствии с матрицей смежности исследуемого графа.Then the binary inputs of the device inputs are received in accordance with the adjacency matrix of the graph under study.

Матрица смежности имеет следующийThe adjacency matrix has the following

видview

«It,"It,

«2ji"2ji

азпazp

. . а. . but

Она обладает следующими особенност ми: отсутствуют элементы матрицы, сто щие на главной диагонали, т.е. их значение всегда нулевое, так как предполагаетс , что исследуемый веро тностный граф вл етс ациклическим и не имеет петель; и, кроме этого, отсутствуют элементы матрицы, сто щие в первом столбце в св зи с тем, что исследуе.мый граф вл етс упор доченным и перва вершина графа всегда вл етс входной, т. е. не имеет предшественников. Далее -в регистр 11 заноситс единица в разр д, номер которого соответствует номеру начальной вершины подграфа, анализи руемого на св зность. Единичный сигнал с данного разр да регистра 11 через соответствующий элемент ИЛИ 10 поступает на вхо It has the following features: there are no matrix elements on the main diagonal, i.e. their value is always zero, since it is assumed that the probable graph under study is acyclic and has no loops; and, in addition, there are no matrix elements that are in the first column due to the fact that the investigated graph is ordered and the first vertex of the graph is always input, i.e. it has no predecessors. Next, in register 11, the unit is entered into a bit whose number corresponds to the number of the initial vertex of the subgraph analyzed for connectivity. A single signal from this bit of register 11 through the corresponding element OR 10 enters the input

256039256039

22

ды элементов И 2 соответствующей строки матрицы. Если единица занесена в первый разр д регистра И, то производитс исследование св зности всего графа в целом, начина с первой вершины.d elements and 2 the corresponding row of the matrix. If the unit is entered in the first bit of the register I, then a study is made of the connectivity of the entire graph as a whole, starting from the first vertex.

5В случае, когда начальна верщина подграфа св зана хот бы с одной вершиной, то тогда соответствующий триггер 1 в строке матрицы матричной модели 14, определ емой номером начальной вершины, находитс в5 In the case where the initial vertex of the subgraph is associated with at least one vertex, then the corresponding trigger 1 in the row of the matrix model matrix 14, determined by the number of the initial vertex, is in

1Q единичном состо нии. В противном случае все триггеры 1 строки наход тс в нулевом состо нии и граф состоит из нескольких полезных частей.1Q single state. Otherwise, all the triggers of row 1 are in the zero state and the graph consists of several useful parts.

Если i-й триггер 1 строки матрицы, определ емой номером начальной вершины под15 графа, находитс в единичном состо нии, тогда сигнал с его выхода поступает на соответствующий элемент ИЛИ 3. Сигнал с выхода элемента ИЛИ 3 поступает на i-й разр д регистра 12, устанавлива его в единицу , что определ ет принадлежность i-йIf the i-th trigger of 1 row of the matrix, determined by the number of the initial vertex under the 15th graph, is in the 1 state, then the signal from its output goes to the corresponding element OR 3. The signal from the output of the element OR 3 goes to the i-th bit of the register 12 , sets it to one, which determines the membership of the i-th

° вершины к исследуемому подграфу, на элемент И 4 и через соответствующий элемент ИЛИ 10 - на входы элементов И2 i-й строки. Если i-й триггер 1 i-й строки находитс в единичном состо нии, то сигнал с° vertices to the investigated subgraph, on the element AND 4 and through the corresponding element OR 10 - on the inputs of the elements I2 of the i-th row. If the i-th trigger of the 1st i-th row is in the one state, then the signal with

25 него поступает через соответствующий элемент И2 на вход j-ro элемента ИЛИ 3, с выхода которого сигнал подаетс на элемент И4, на j-й разр д регистра 12 и на входы элементов И2 j-й строки.25 it goes through the corresponding element I2 to the input of the j-ro element OR 3, from the output of which the signal is fed to the element I4, to the j-th bit of the register 12 and to the inputs of the elements I2 of the j-th row.

В результате этих переключений в ре30 гистре 12 будут установлены единицы, в разр дах , номера которых соответствуют номерам верщин, св занных с начальной вершиной исследуемого подграфа. Эта информаци поступает на входы 16 идентификации вершин устройства.As a result of these switchings, units will be set in the register 12 in bits, the numbers of which correspond to the numbers of vertices associated with the initial vertex of the subgraph under study. This information is fed to the inputs 16 of the identification of the vertices of the device.

35 Если производитс исследование св зности всего графа в целом, начина с первой вершины, и граф вл етс св зным, то во всех разр дах регистра 2 установлены единицы , на всех входах элемента И4 и на выходе 17 индикации св зности графа и.меетс сигнал.35 If the connectivity of the entire graph as a whole is started, starting from the first vertex, and the graph is connected, then in all bits of register 2 units are set, on all inputs of the I4 element and on output 17 of the graph indication of connectivity and the signal .

По вление единичного сигнала на выходе 17 устройства (выход элемента И 4) указывает на то, что в каждом из столбцов матрицы имеетс хот бы один триггер, наход щийс в единичном состо нии. Это сви40The appearance of a single signal at the output 17 of the device (the output of the element AND 4) indicates that in each of the columns of the matrix there is at least one trigger that is in the single state. This is sweeping

S, S,

детельствует о том, что граф вл етс св зны .м. Нулевой сигнал на этом же выходе свидетельствует о том, что граф не вл етс св зным, т. е. состоит из нескольких графов .indicates that the graph is a link. m. A zero signal at the same output indicates that the graph is not connected, i.e. it consists of several graphs.

50 Данный сигнал с выхода элемента И 4 в виде ступеньки поступает на вход формировател 9 импульсов, с выхода которого через первый элемент 8 задержки сигнал в виде единичного импульса поступает на вход первого элемента И 7, другой вход которого 55 соединен с выходом первого триггера 1. Если данный триггер находитс в единичном состо нии , то сигнал с выхода элемента И 7 в виде единичного импульса поступает на50 This signal from the output of the element 4 in the form of a step is fed to the input of the imager 9 pulses, from the output of which, through the first delay element 8, a signal in the form of a single impulse enters the input of the first element 11 and the other input 55 is connected to the output of the first trigger 1. If this trigger is in the single state, then the signal from the output of the element And 7 in the form of a single pulse arrives at

счетный вход счетчика 6, с выхода первого элемента 8 задержки сигнал поступает на вход элемента 8 задержки следующего элемента 13 матрицы матричной модели 14 топологии исследуемого графа. Далее аналогичным образом опрашиваетс содержимое всех последующих элементов 13 магричной модели 14.the counting input of counter 6, from the output of the first delay element 8, the signal arrives at the input of the delay element 8 of the next element 13 of the matrix model 14 of the topology of the graph under study. Further, the contents of all subsequent elements of the 13th model of model 14 are interrogated in a similar way.

В случае, если граф вл етс св зным,In case the graph is connected,

ки матрицы подключен к выходу формировател импульсов, выход триггера каждой чейки матрицы подключен к первому входу первого элемента И своей чейки матрицы, выход i-ro элемента И каждого j-ro столбца матрицы подключен к i-му входу j-ro элемента ИЛИ первой группы (i, j I, 2, ..., N), выход триггера каждой чейки каждой строки матрицы, кроме первой, подключен к первому входу второго элемента И той же чейодиночные импульсы с элементов И 7 по- д матрицы, второй вход которого подклюследовательно поступают на счетчик 6, который подсчитывает число триггеров 1 матрицы , наход щихс в единичном состо нии (т. е. число дуг исследуемого графа). Код со счетчиков 6 поступает на вход 18 устчен к второму выходу элемента задержки той же чейки матричной модели исследуемого графа, выходы вторых элементов И каждой чейки каждой строки матрицы, кроме первой, объединены и подключены к счетв абсолютном значении.matrix ki is connected to the output of the pulse former, the trigger output of each matrix cell is connected to the first input of the first element AND its matrix cell, the output of the i-ro element AND each j-ro column of the matrix is connected to the i-th input of the j-ro element OR of the first group ( i, j I, 2, ..., N), the trigger output of each cell of each row of the matrix, except the first one, is connected to the first input of the second element And the same cell pulse from And 7 elements of the matrix, the second input of which is subjectively received on counter 6 which counts the number of trigger s 1 matrix finds schihs in a single state (ie. e. the number of arcs of the test). The code from the counters 6 is fed to the input 18 is fed to the second output of the delay element of the same cell of the matrix model of the graph under study, the outputs of the second elements AND of each cell of each row of the matrix, except the first, are combined and connected to the absolute value.

Claims

Invention Formula

A device for examining the connectivity of a probabilistic graph, containing an output element AND, a counter, a pulse shaper, the first group of elements OR, and

20

allow us to estimate the graph’s connectivity to the 15th input of the counter, the reset input of the counter is not only qualitatively but also quantitatively and the reset inputs of all the matrix triggers

integrated and are the reset input of the device, the installation inputs of all the triggers are the installation inputs of the device, the output of the counter is the output of fixing the number of arcs, characterized in that, in order to extend the functionality by providing a study of the connectivity of the graph, starting from any vertex, and determine the numbers of the vertex-matrix model of the graph under study, each associated with a given vertex, and the cell of which, in addition to the cells of the first row, contains the first and second registers, the second ones containing The first and second elements are AND, a group of OR elements, a trigger and a delay element in each cell, each cell of the first row of the matrix model of the first row of the matrix model of the graph under study, is introduced the second element AND, the first graph contains a trigger, the first the input of which is connected to the output of the And trigment and the delay element, the i-th input of the same cell of the matrix, and the second output element of the AND connected to the output input of the second element AND connected to the second i-element OR of the first group (where input delay element of the same eyki i 1, 2, ..., N), the output of the output of the AND array outputs of all second AND gates connected to the input of the pulse the cells of the first row and combined

ow and is the output of the indication connected-connected to the installation input of the counter,

ti device graph in the i-th row of the matrix 35, the second inputs of the first elements And and all (where i 1, 3, 5, ...), the input of each element of the cells of the first row of the matrix are combined and the delay of the matrix cell is connected to the first output of the cell delay element matrix of the previous column of this row, in the j-th row of the matrix (where j is 2, 4, 6, ...) the input of each matrix cell delay element is connected to the first output of the matrix cell delay element of the next column of this matrix row, the first output of the cell delay element matrices

each i-th row of the last column of the mat., Noah vertex of the subgraph under study, the second matrix is connected to the input of the delayed-entry element of the i-element of the OR group of the second cell circle (if 1) and the rows of the last column are united with the input of i- ro bits of the second register and connected to the output of the i-ro element OR of the first group, the outputs of the bits of the second register are the outputs of the identity of the delay element of the matrix cell (j-f 1) -th 50th device vertex identification, the reset inputs of the first column column , the input of the first and second registers are combined with

the first element of the delay cell first build-inputs reset triggers.

40

connected to the output of the first bit of the first register, the output of each m-th digit of which (w 2, 3, ..., N) is connected to the first input of the gp-th element OR of the second group, the output of which is connected to the second inputs of the first elements AND of all cells of the same row of the matrix model of the graph under study, the inputs of the first register are inputs of specifying the number of the matrix prime, the first output of the matrix cell delay element of each jth row of the first column of the matrix is connected to the input

matrix ki is connected to the output of the pulse former, the trigger output of each matrix cell is connected to the first input of the first element AND its matrix cell, the output of the i-ro element AND each j-ro column of the matrix is connected to the i-th input of the j-ro element OR of the first group ( i, j I, 2, ..., N), the output of the trigger of each cell of each row of the matrix, except the first, is connected to the first input of the second element And the same cell to the second output of the delay element of the same cell of the matrix model of the graph under study, the outputs of the second elements And each cell of each line mat These, except for the first, are combined and connected to the second inputs of the first And elements and all cells of the first row of the matrix are combined, and

the top of the investigated subgraph, the second input of the i-element of the element OR of the second group of

connected to the output of the first bit of the first register, the output of each m-th digit of which (w 2, 3, ..., N) is connected to the first input of the gp-th element OR of the second group, the output of which is connected to the second inputs of the first elements AND of all the cells of the same row of the matrix model of the graph under study, the inputs of the first register are the inputs of specifying the number of initial-Yu