SU1254464A1 - Устройство дл сравнени чисел - Google Patents
Устройство дл сравнени чисел Download PDFInfo
- Publication number
- SU1254464A1 SU1254464A1 SU843724371A SU3724371A SU1254464A1 SU 1254464 A1 SU1254464 A1 SU 1254464A1 SU 843724371 A SU843724371 A SU 843724371A SU 3724371 A SU3724371 A SU 3724371A SU 1254464 A1 SU1254464 A1 SU 1254464A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- comparison
- inputs
- node
- switch
- sets
- Prior art date
Links
Landscapes
- Feedback Control In General (AREA)
Abstract
Изобретение относитс к вычислительной технике, в частности примен емой в специализированных про- ueccopaic дл обработки нечетких множеств. Целью изобретени вл етс расширение функциональных возможностей за счет определени отношени доминировани между числовыми множествами , например операции включени нечетких множеств и их поэлементно/го сравнени . Устройство содержит узлы сравнени , каждьй из которых включает два коммутатора, блок сравнени , элементы И и НЕ. Устройство работает в двух режимах: режиме поиска максимума (минимума) в множестве чисел, режиме поэлементного сравнени двух множеств на больше/меньше (объединение/пересечение нечетких множеств) и. определени отношени доминировани числовых множеств (включени нечетких множеств). 3 ил. 2 табл. S2 е (Л
Description
Изобретение относитс к вычислительной технике и может найти применение в специализированных процессорах дл обработки нечетких множеств .
Целью изобретени вл етс расширение функциональных возможностей за счет определени отношени доминировани между числовыми множествами , в частности выполнени операции выключени нечетких множеств и их поэлементного сравнени .
На фиг.1 представлена функциональна схема устройства; на фиг.2 пример реализации коммутатора, на фиг.З - пример реализации блока сранени .
Устройство содержит узлы 1 сравнени , каждый из которых содержит коммутатор 2, блок 3 сравнени , коммутатор 4, элемент И 5, элемент НЕ элемент И 7, входы 8-10 сравниваемых чисел первого - третьего множеств .вход 11 задани режима, информационные выходы 12 устройства, выход 13 указател режима. I
Коммутатор содержит элементы
И 14, элемент НЕ 15 и элементы ИЛИ 16.
Блок сравнени содержит m узлов 17 сравнени и узел 18 формировани результата. Каждый узел сравнени содер 1т элементы И 19, элементы НЕ 20, элемент ИЛИ 21. Узел формировани результата содержит элементы И 22, НЕ 23, ИЛИ 24.
Устройство функционирует в двух режимах: режиме поиска максимума (минимума) в множестве чисел, режим поэлементного сравнени двух множеств на больше/меньше (объединение перечисление нечетких множеств) и определени отношени доминирован|1 числовых множеств (включени нечетки множеств).
Рассмотрим работу устройства в первом и втором режимах.
Claims (2)
1. Принцип действи устройства в режиме поиска максимума/минимума в множестве чисел.
Элементы множества А {а,,а2... а j поступают на входы 8 соответст- вуюпщх узлов 1 сравнени , на первые группы входов коммутатора и блока 3 сравнени . Дл определени рассморим функционирование устройства в режиме поиска- максимума в множестве чисел. В этом случае на первую груп54464 .2
пу входов второго коммутатора 4 пер- вог о узла 1 сравнени с входа 9 того же узла сравнени подаетс значение 00...О. На управл ющий вход 5 коммутатора 4 с управл ющего входа 11 узла сравнени поступает сигнал 1, который разрешает прохождение информации с первой группы входов коммутатора 4 на его выходы. Таким 0 образом, на входы блока 3 сравнени первого узла 1 сравнени поступают соответственно элементы а, и 00..О. На управл ющий вход блока 3 сравнени подаетс в данном случае сигнал fS О . Зависимость выходов блока 3 сравнени от его входов имеет при этом следующий вид:
первый выход
второй выход
при , при
;й
fl при ) О при
блогде Ъ - значение на втором входе ка 3 сравнени .
Следовательно, первый выход блока 3 сравнени первого узла сравнени установитс в 1. Этот сигнал, поступа на управл ющий вход коммутатора 2, обеспечивает коммутацию его выходов с первой группой входов, Тем самым на выходе коммутатора 2 первого узла 1 сравнени устанавливаетс значение а,. Это значение поступает на вход 9 второго узла 1 сравнени , который функционирует аналогично первому узлу сравнени . Сигнал на первом выходе блока 3 сравнени второго узла 1 сравнени управл ет работой коммутатора 2 таким образом , что на его выход поступает большее из значений а, и а, которое подаетс на вход 9 третьего узла 4 сравнени . Аналогично функционируют все узлы сравнени устройства. Таким образом, на выходе коммутатора 2 п-го узла 1 сравнени устанавливает- с максимальное из значений aj , ,п.
На втором выходе блока 3 сравнени i-ro узла 1 сравнени единичный сигнал устанавливаетс в том случае, если выполн етс условие
, j 1, (i-1).
Этот сигнал через элемент НЕ 6 с нулевым значением поступает на второй вход элемента И 5, а с его выхода на вторые входы элементов И 5 и 7 (i-l)-ro узла 1 сравнени
. 31
т.д. На упом нутые входы элементов п-го узла 1 сравнени подаетс сигнал 1, обеспечивающий правильное функционирование устройства во всех режимах.
Таким образом, О на выходе элемента И 5 i-ro узла сравнени запрещает выдачу результата с первых выходов блоков 3 сравнени узлов 1 сравнени с первого по (1-1)-ый включительно через элементы И 7 на выходы 12 устройства.
Следовательно, единичные значени будут установлены на выходах 12 лишь тех узлов 1 сравнени , на входы 8 которых поданы максимальные элементы множества А. Значение максимального элемента снимаетс с выхода коммутатора 2 п-го узла 1 сравнени -. Функционирование устройства в реиме поиска минимальных элементов - ножества аналогично описанному выше . Отличие состоит в том, что на первую группу входов второго коммутатора 4 первого узла 1 сравнени с входа 9 подаетс значение 11...1 а на управл ющий вход блока 3 сравнени всех узлов сравнени подаетс сигнал 1. Зависимость выходов блока 3 сравнени от значений его вхоов имеет в этом случае следующий вид:
первый выход
второй выход
Р С
О при при
О при при
При этом на выход коммутатора 2 п-го узла 1 сравнени будет выдаватьс значение минимального элемента множества А, а выходы 12 узлов
1сравнени , соответствующих минимальным элементам, будут установлены в 1.
2. Принцип действи устройства в режиме поэлемелтного сравнени множеств и определени отношени доминировани .
Элементы первого множества А а,, а... поступают на входы 8 соответствуюпщх узлов 1 сравнени , на первые группы входов коммутатора
2и блока 3 сравнени . Элементы второго множества С с ,, с...с„ подают на группы входов коммутаторов 4 На управл ющий вход коммутатора 4
544644
с управл ющего входа 11 узла сравнени подаетс сигнал О, который разрещает прохождение информации с входов коммутатора 4 на его выходы. 5 Таким образом, на входы блока 3 сравнени i-ro логического узла 1 поступают соответственно элементы а и с,- исходных множеств.
Режим работы блока 3 сравнени 10 определ етс состо нием его управл ющего входа.Если состо ние управл ющего входа - О, то устройство реализует функцию поэлементного сравнени 15 множеств А и С на больше (объединение нечетких множеств) и вычисление отношени включени нечетких множеств К с. С . При состо нии управл ющего входа блока 3 сравнени - 20 1 осуществл етс поэлементное сравнение множеств А и С на меньще (пересечение нечетких множеств) и вычисление отношени включени С с А .
Рассмотрим работу устройства при 25 выполнении операций объединени нечетких множеств и вычислени , отно Ч гшени АСС.
Итак, на входы блока 3 сравнени i-ro узла сравнени поступают соот- 30 ветственно элементы а;- и с; исходных множеств. При этом выход aSb блока 3 сравнени управл ет работой коммутатора 2 таким образом, что на его выход поступает большее из значений
5 i « ;Если выполн етс условие .;, то нулевой сигнал выхода блока 3 сравнени через элементы НЕ 6 единичным значением поступает первый вход второго элемента И 5, на второй вход которого подаетс сигнал с выхода второго элемента И 5 (i+1)-ro- узла 1 сравнени . Этот сигнал представл ет собой конъ5 юнкцию результатов попарного сравнени элементов множеств А и С с (i+1)-ro по п-ый. Сигнал с выхода второго элемента И 5 первого.узла сравнени поступает на выход 13 то50 го же узла 1 сравнени . Единичный сигнал на этом выходе в данном случае соответствует условию
а; с; Y; 1,п
Таким образом, в данном случа е на выходах коммутаторов 2 узлов 1 сравнени реализуетс функци поэлементного сравнени множеств на
максиьгум (объединение нечетких мноf Vt
деств ADC), а по выходу 13 вычис- лейие отн зшени включени нечетких множеств АСС.
В табл.1-2 приведены состо ни входов и выходов блоков и элементов, по сн ющие работу устройства во вто ром режиме.
Табл.1 соответствует операции поэлементного сравнени множеств
2544646
1 -V
на максимум (объединение АК; нечетких множеств) и определени отношени ТСсЙ включени нечетких множеств.
5
Табл.2 соответствует операции
поэлементного сравнени множеств
Л VX
на минимум (пересечение АпС нечетких множеств) и определени отноше-г 10 ни ССА включени нечетких множеств
Таблица Г
Таблица 2
0О 0,4 О
11 0,5 О 1 1 0,2 О
с, К 1 2 3
1
0,6 0,4
1
0,5
0,3
Формула изобретени
Устройство дл сравнени чисел, содержащее п узлов сравнени , где п - число сравниваемых чисел в множестве , каждый из которых содержит блок сравнени , элементы И, НЕ и ком мутатор, причем входы i-ro сравниваемого числа пёрвогй множества устройства, где - п, подключены к первым группам входов коммутатора и блока сравнени i-ro узла сравне- ни , в каждом узле сравнени выход Больше-равно блока сравнени подключен к управл ющему входу ком гута- тора и первому входу элемента И, выходы коммутатора j-ro узла сравне- ни , где ,2,...,n - 1 , соединены с входами (j+1)-ro сравниваемого числа второго множества (j+1)ro узла сравнени , выходы элементов. И всех узлов сравнени вл ютс информационными выходами устройства, отличающеес тем, что, с целью расширени функциональных возможностей за счет определени отношени доминировани между число- выми множествами, в частности вьшолнени операции включени нечетких м ножеств и их поэлементного сравнени , в каждый узел сравнени введены второй элемент И и второй коммутатор
О
о
о
1
0,5 0,3
15
20 5 о 0 5
5
причем входы i-ro сравниваемого числа третьего множества подключены к первой группе входов второго коммутатора i-ro узла сравнени , втора группа входов второго коммутатора (j+1)-ro узла сравнени соединена с входами (j+1)-ro сравниваемого числа второго множества ,(j + 1)-го узла сравнени , втора группа входов второго коммутатора первого узла сравнени подключена к входам первого сравниваемого числа второго множества устройства, в каждом узле сравнени выходы второго коммутатора подключены к вторым группам входов первого коммутатора и блока сравнени , выход Больше которого через элемент НЕ подключен к первому входу второго элемента И, выход второго элемента И (j+1)-ro узла сравнени соединен с вторыми входами элементов И j-ro узла сравнени , вторые входы
элементов И п-го узла сравнени подключены к входу логической единицы устройства, выход второго элемента И первого узла сравнени вл етс выходом указател режима устройства, входы задани режима устройства подключены к управл юпщм входам блоков сравнени и вторых коммутаторов всех узлов сравнени .
Редактор Н. Слобод ник
Составитель Е. Иванова
Техркд Л.Сердюкова Корректор Л. Пилипенко
Заказ 4721/52Тираж 671Подписное
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5
Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843724371A SU1254464A1 (ru) | 1984-04-13 | 1984-04-13 | Устройство дл сравнени чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843724371A SU1254464A1 (ru) | 1984-04-13 | 1984-04-13 | Устройство дл сравнени чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1254464A1 true SU1254464A1 (ru) | 1986-08-30 |
Family
ID=21112739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843724371A SU1254464A1 (ru) | 1984-04-13 | 1984-04-13 | Устройство дл сравнени чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1254464A1 (ru) |
-
1984
- 1984-04-13 SU SU843724371A patent/SU1254464A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 506019, кл. G 06 F 7/04, 1974. Авторское свидетельство СССР № 497583, кл. G 06 F 7/02, 1974. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1254464A1 (ru) | Устройство дл сравнени чисел | |
GB2265239A (en) | Analogue switch circuit | |
Quine | On an application of Tarski's theory of truth | |
EP0545482A1 (en) | Arbiter with a uniformly partitioned architecture | |
SU1354184A1 (ru) | Устройство дл сравнени чисел | |
SU911510A1 (ru) | Устройство дл определени максимального числа | |
US2904252A (en) | Electronic calculating apparatus for addition and subtraction | |
SU1302270A1 (ru) | Самоконтролируемый мультиплексор | |
SU864275A1 (ru) | Устройство дл ввода информации | |
SU1615722A1 (ru) | Тестопригодное логическое устройство | |
SU1098011A2 (ru) | Устройство дл определени характеристик случайных процессов | |
SU857890A1 (ru) | Многоканальное устройство дл функционального контрол интегральных схем | |
SU1166107A1 (ru) | Устройство управлени | |
SU561964A1 (ru) | Микропрограммное устройство управлени | |
SU1621199A1 (ru) | Мажоритарно-резервированное устройство | |
SU1322281A1 (ru) | Микропрограммное устройство управлени | |
SU960822A1 (ru) | Устройство дл контрол схем сравнени | |
SU1171750A2 (ru) | Электрическа след ща система | |
SU1083178A1 (ru) | Устройство дл вывода информации | |
SU1228277A1 (ru) | Многоканальный преобразователь напр жени в код | |
SU1675895A1 (ru) | Устройство дл ввода информации | |
SU1218381A1 (ru) | Устройство дл выбора упор доченной последовательности данных | |
SU1226325A1 (ru) | Нуль-орган | |
SU1310856A2 (ru) | Устройство дл определени характеристик случайных процессов | |
SU1309027A1 (ru) | Селектор |