SU1254438A1 - Device for controlling the manufacturing process - Google Patents

Device for controlling the manufacturing process Download PDF

Info

Publication number
SU1254438A1
SU1254438A1 SU843850007A SU3850007A SU1254438A1 SU 1254438 A1 SU1254438 A1 SU 1254438A1 SU 843850007 A SU843850007 A SU 843850007A SU 3850007 A SU3850007 A SU 3850007A SU 1254438 A1 SU1254438 A1 SU 1254438A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
outputs
unit
memory block
Prior art date
Application number
SU843850007A
Other languages
Russian (ru)
Inventor
Николай Павлович Матвиенко
Original Assignee
Конотопский Ордена Трудового Красного Знамени Электромеханический Завод "Красный Металлист"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Конотопский Ордена Трудового Красного Знамени Электромеханический Завод "Красный Металлист" filed Critical Конотопский Ордена Трудового Красного Знамени Электромеханический Завод "Красный Металлист"
Priority to SU843850007A priority Critical patent/SU1254438A1/en
Application granted granted Critical
Publication of SU1254438A1 publication Critical patent/SU1254438A1/en

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Control By Computers (AREA)

Abstract

Устройство относитс  к области управлени  производственными процессами и может быть использовано в дискретных системах управлени , например ,в угольной и горнорудной промьшшенности . Цель изобретени  - упрощение конструкции устройства, что приведет к повышению его надежности . Устройство дл  управлени  производственными процессами содержит блок коммутации, элементы И-НЕ, блок пам ти, элемент ИЛИ, дешифратор, блок вьшода, блок таймеров и блок управлени . За счет ввода в устройство дешифратора и блока коммутации, которые при изменении св рей в устройстве позволили значительно уменьшить количество разр дов второго блока пам ти (посто нного запомина- ющего устройства), сократилось коли чество элементов И-НЕ, ШШ-НЕ. i2 ил. (Л IsD СД 4 4;: 00 00The device relates to the field of control of production processes and can be used in discrete control systems, for example, in the coal and mining industries. The purpose of the invention is to simplify the design of the device, which will lead to an increase in its reliability. The device for controlling production processes contains a switching unit, AND-NES elements, a memory unit, an OR element, a decoder, an output unit, a timer unit, and a control unit. Due to the input to the device of the decoder and the switching unit, which, when the connection in the device changed, made it possible to significantly reduce the number of bits of the second memory block (permanent storage device), the number of AND-NOT and SH-NOT elements decreased. i2 il (L IsD SD 4 4 ;: 00 00

Description

I1I1

Изобретение относитс  к устройст-- вам дл  управлени  производственными процессами и может быть использовано Б дискретных системах управлени , например, в угольной и горнорудной промьшшенности (управление гидротранспортом шахты, шахтным рельсовым транспортом, водоотливными установками и т.д.),The invention relates to devices for controlling production processes and can be used in discrete control systems, for example, in the coal and mining industries (control of mine hydrotransport, mine rail transport, drainage installations, etc.)

Цель изобретени  - упрощение конструкции устройства, что приведет к повышению его надежности.The purpose of the invention is to simplify the design of the device, which will lead to an increase in its reliability.

На фиг, 1 приведена схема устройFig, 1 shows a diagram of the device

ства; на фиг. 2 - схема блока управлени ; на фиг. 3 - временна  диаграм- 15 ма работы блока управлени .agencies; in fig. 2 is a control block diagram; in fig. 3 is a timing diagram of the operation of the control unit.

Устройство содержит блок 1 коммутации , элемент И-НЕ 2, элемент И-НЕ 3, блок 4 пам ти, триггер 5, блок 6 управлени , элементы И-НЕ 7 и 8,элемент ИЛИ 9, дешифратор 10, блок 11 вьгоода, второй блок 12 пам ти и блок 13 таймеров.The device contains a switching unit 1, an element AND-NOT 2, an element AND-NOT 3, a block 4 of memory, a trigger 5, a control block 6, elements AND-NOT 7 and 8, an element OR 9, a decoder 10, a block 11 of a loop, a second a memory unit 12 and a timer unit 13.

Блок управлени  6 состоит из генератора 14 импульсов, двух RS-тригге- ров 15 и 16, элемента И 17 и элемент И-НЕ 18.The control unit 6 consists of a generator of 14 pulses, two RS-triggers 15 and 16, the element 17 and the element AND-18.

Второй вход блока 11 соединен с . четвертым выходом блока управлени  6. Блок 1 коммутации представл ет собой мультиплексор, например, выполненный на микросхеме K155KII7. Блок вывода информации состоит из нескольких самосто тельных выходных каналов, осуществл ющих управление механизмами технологического объекта по командам, поступающим через дешифратор 10 с :;: первого блока 4 пам ти при наличии сигнала с элемента ИЛИ 9. Второй блок пам ти 12 состоит из нескольких RS- триггеров, включение и отключение которых производитс  по командам,поступающим через дешифратор 10 с первого блока 4 пам ти при наличии сигнала с элемента ИЛИ 9. Блок таймеров 13 состоит из нескольких элементовThe second input unit 11 is connected to. the fourth output of the control unit 6. The switching unit 1 is a multiplexer, for example, made on the K155KII7 chip. The information output block consists of several independent output channels that control the mechanisms of a technological object by commands received via a decoder 10 s:;: the first memory block 4 when there is a signal from the OR element 9. The second memory block 12 consists of several RS - triggers, the activation and disabling of which is carried out according to commands received through the decoder 10 from the first memory block 4 in the presence of a signal from the element OR 9. The timer block 13 consists of several elements

задержки, включение и отключение которой производитс  с помощью RS-триг- гера по командам, поступак цим через дешифратор 10 с первого блока 4 пам ти при наличии сигнала с элемента ИЛИ 9. Первый блок 4 пам ти представл ет собой посто нное запоминающее устройство, включающее накопитель -и усилители считывани . Накопитель иметь любое исполнение, напри- мёр, выполнен на ферритовых Ш-сердеч- никах и т.п.delays, which are turned on and off using the RS trigger by commands, acting through the decoder 10 from the first memory block 4 in the presence of a signal from the OR element 9. The first memory block 4 is a read-only memory drive & read amplifiers. The drive has any design, for example, made on ferrite Ø-cores, etc.

00

5five

5 five

Устройство работает следукщим образом .The device works as follows.

Начальное состо ние элементов пам ти в схеме устройства следукицее: на выходе триггера 5, св занном с элементом И-НЕ 7, присутствует сигнал 1, а на выходе, св занном с элементом И-НЕ 8 - сигнал О, на выход второго элемента 12 пам ти - сигнал О, на выходе элемента пам ти блока 13 таймеров - сигнал О. Начальные состо ни  элементов пам ти задаютс  автоматически с помощью схем их автоматической установки при подаче на устройство напр жени  источника питани .The initial state of the memory elements in the circuit of the device follows: at the output of the trigger 5, connected with the NAND 7 element, there is a signal 1, and at the output connected with the NAND 8 element - the signal O, to the output of the second element 12 the memory is a signal O, at the output of the memory element of the timer unit 13 is the signal O. The initial states of the memory elements are set automatically using their automatic setting schemes when the power supply voltage is applied to the device.

Блок 6 управлени  устройства работает следующим образом.The device control unit 6 operates as follows.

В исходном положении все счетные триггеры устройства наход тс  в нулевом состо нии. Первый счетный триггер 15 вырабатывает сигналы (точка 8 ), поступающие на первый блок 4 пам ти - посто нное запоминающее устройство (ПЗУ).In the initial position, all counting triggers of the device are in the zero state. The first counting trigger 15 generates signals (point 8) arriving at the first memory block 4 — a permanent storage device (ROM).

С помощью сигналов первого 15 и второго 16 счетного триггеров, а также генератора 14 импульсов на элементах И 17и И-НЕ 18 блока 6 управлени  формируетс  сигнал разрешени  занесени  информации в блоки 11 вывода, второй блок 12 пам ти и блока 13 таймеров (точка О и сигнал установки триггера 5 в исходное состо ние (точка е ).Using the signals of the first 15 and second 16 counting triggers, as well as the pulse generator 14, on the elements 17 and AND-NE 18 of the control unit 6, the information recording permission signal is formed in the output units 11, the second memory unit 12 and the timer unit 13 (point O and the trigger setup signal 5 to the initial state (point e).

Считывание программы с первого блока 4 пам ти производитс  по сигналу с блока 6 управлени  (точкаб ). Каждый такт работы устройства услов-: но разделен, например, на четыре подтакта. На первом подтакте может программироватьс  обработка пр мых, а на втором - инверсных значений входньк переменных. На третьем под- такте программируетс  занесение результата выполнени  операции Конъюнкци  (элемент И-НЕ 7) или операции Дизъюнкци  (элемент И-НЕ 8) над всеми входными переменными в 0 блок 11 вывода, второй блок 12 пам ти и блок 13 таймеров путем подачи на входы дешифратора 10 двоичного кода программы первого блока 4 пам ти , который определ ет адрес, по 5 которому необходимо занести информацию .A program is read from the first memory block 4 by a signal from the control block 6 (dot). Each cycle of the device operation is conditional: but divided, for example, into four sub-strokes. On the first punch can be programmed processing direct, and on the second - inverse values of input variables. On the third time, the result of the Conjunction operation (element AND-NE 7) or Disjunction operation (IS-NOT element 8) is programmed over all input variables in 0 output unit 11, the second memory unit 12 and the timer unit 13 by feeding to the inputs of the decoder 10 of the binary code of the program of the first memory block 4, which defines the address at 5 which you need to enter information.

Четвертый подтакт работы устройства используетс  дл  формировани The fourth operation tactic of the device is used to form

5five

00

5five

сигнала установки триггера 5 в исходное состо ние. Например, на втором такте работы устройства запрограммировано включение второго блока 12 пам ти, а на дес том его отключе- ние при выполнении каких-то разных логических условий, которые программируютс  на входе согласно алгоритму работы устройства. Если первое условие выполнилось, то происходит включение второго блока 12 пам ти. При выполнении второго логического услови , которое соответствует алгоритму работы устройства, происходит выключение RS-триггера второго блока 12 пам ти.signal set trigger 5 to its original state. For example, on the second cycle of operation of the device, the inclusion of the second memory block 12 is programmed, and on the tenth its shutdown when some different logical conditions are fulfilled, which are programmed at the input according to the device operation algorithm. If the first condition is fulfilled, then the second memory block 12 is turned on. When the second logic condition is fulfilled, which corresponds to the device operation algorithm, the RS flip-flop of the second memory block 12 is turned off.

На элементах И-НЕ 2 или 3 с помощью блока 1 коммутации последовательно во времени поступают переменные А , f f t . Выбор требуемой пе- ременной производитс  с помощью сигналов программы, поступающих с первого блока 4 пам ти на вход блока коммутации.On the elements AND-NOT 2 or 3 using the switching unit 1 sequentially in time, the variables A, f f t arrive. The choice of the desired variable is made using the program signals from the first memory block 4 to the input of the switching unit.

Пр мое значение переменной посту- пает на элемент И-НЕ 2, а инверсное - на элемент И-НЕ 3. Данные значени  переменных обрабатываютс  на указанных элементах с помощью сигналов программы, поступающих с первого блока 4 пам ти.The direct value of the variable is supplied to the element AND-NOT 2, and the inverse to the element AND-NOT 3. These values of the variables are processed on the specified elements using program signals from the first memory block 4.

При выполненииоперации Дизъюнк- ци  над переменной программирование ее осуществл етс  таким образом,чтобы значение программы совпадало со значением переменной, а при выполнении операции Конъюнкци  - было противоположно ей.When performing a disjunction on a variable, its programming is carried out in such a way that the value of the program coincides with the value of the variable, and when performing the Conjunction operation, it is opposite to it.

4040

4545

Программирование дизъюнкции и конъюнкции входных переменных, поступающих через блок 1 коммутации, производитс  на элементах И-НЕ 2 и 3 с помощью сигналов программы первого блока 4 пам ти, которые поступают на другие входы указанных элементов. Данные сигналы  вл ютс  программными и принимают логические значени  О или 1.При выполнении операции Дизъ- юнкци  над пр мым значением входной .переменной на вход элемента И-НЕ 2 с первого блока 4 пам ти поступает сигнал 1, а на элемент И-НЕ 3 - сиг- нал О. При выполнении операции Дизъюнкци  над инверсным значением входной переменной на вход элемента И-НЕ 3 с первого блока 4 пам ти поступает сигнал 1, а на элемент И-НЕ .2 - сигнал О. При выполнении операции Конъюнкци  над пр мым значением входной переменной на вход элемента И-НЕ 2 с первого блока 4 пам ти поступает сигнал О, а на элемент И-НЕ 3 - сигнал 1. При выполнении операции Конъюнкци  над инверсным значением входной переменной на вход элемента И-НЕ 3 с первого блока 4 пам ти поступает сигнал О, а на элеме нт И-НЕ 2 - сигнал 1.The programming of the disjunction and conjunction of the input variables arriving through the switching unit 1 is performed on the AND-HE elements 2 and 3 using the signals of the program of the first memory unit 4, which are fed to the other inputs of the indicated elements. These signals are software and take logical values of 0 or 1. When performing Disjunction operation over the direct value of the input variable, the input of the AND-NOT element 2 from the first memory block 4 receives a signal 1, and the AND-NOT element 3 - signal O. When performing the Disjunction operation on the inverse value of the input variable, the input of the NAND 3 element from the first memory block 4 receives a signal 1, and the NAND.2 element receives the O signal. When performing the Conjunction operation on the pr the first value of the input variable to the input element AND-NOT 2 from the first block 4 memory signal O, and the element AND-NOT 3 - signal 1. When the Conjunction operation is performed over the inverse value of the input variable, the input of the element AND-NE 3 from the first memory block 4 receives the signal O, and on the element I- NOT 2 - signal 1.

Так, при выполнении операции Дизъюнкци  над входными переменными А,So, when performing the Disjunction operation on the input variables A,

р , V , которые последова p, v, which follow

тельно во времени поступают на эле- менты И-НЕ 2 и 3, происходит срабатывание триггера 5, если произошло совпадение ожидаемой переменной функции с программным значением сигнала. В конце такта работы устройства по сигналу разрешени  обработки выходных переменных, поступающего с блока 6 управлени  на элементы И-НЕ 7 и 8, производитс  программирование операции Дизъюнкци  на элементе И-НЕ 8 с помощью сигналов программы первого блока 4 пам ти. При наличии в триггере 5 информации о выполнении операции Дизъюнкци  над переменными Ар, , р , & с его выхода на элемент И-НЕ 8 поступает разрешение на выполнение операции Дизъюнкци  над входными переменными. Если происходит выполнение операции Дизъюнкци ,над входными переменными на элементе И-НЕ 8, то с его выхода поступает разрешающий сигнал через элемент ИЛИ 9 на дешифратор 10. Занесение результата выполнени  операции Дизъюнкци  в блок 11 вывода или второй блок 12 пам ти, или блок 13 таймеров производитс  с помощью выходных сигналов дешифратора 10. Адрес, по которому необходимо занести информацию, определ етс  с помощью кода входных сигналов дешифратора 10, поступающего с первого блока 4 пам ти согласно программе работы устройства. После занесени  информации с триггера 5 в блок 11 вывода или второй блок 12 пам ти , или блок 13 таймеров триггер 5 по сигналу блока 6 управлени  возвращаетс  в исходное состо ние и устройство переходит к второму такту работы . При переходе устройства на второй такт работы с выхода блока 6 управлени  на элементы И-НЕ 7 и 8 поступает запрещающий сигнал на врем  выполнени , например, операцииIn time, the IS-NE 2 and 3 elements arrive, trigger 5 is triggered if the expected variable of the function coincides with the program value of the signal. At the end of the device operation cycle, the output processing signal from the control unit 6 to the NAND 7 and 8 elements is processed using the enable signal. Disjunction on the NID 8 element is programmed using the program signals of the first memory block 4. If the trigger 5 contains information on the execution of the Disjunction operation on the variables Ap,, p, & from its output, the element AND-NOT 8 receives permission to perform the Disjunction operation on the input variables. If the Disjunction operation is performed on the input variables on the NAND 8 element, then its output receives the enable signal through the OR 9 element on the decoder 10. Entering the result of the Disjunction operation into the output block 11 or the second memory block 12, or block 13 the timers are made using the output signals of the decoder 10. The address to which information is to be entered is determined using the code of the input signals of the decoder 10, coming from the first memory block 4 according to the device operation program. After the information from trigger 5 is entered into output unit 11 or second memory unit 12, or timer unit 13, trigger 5 returns to its initial state according to the signal from control unit 6 and the device goes to the second operation cycle. When the device transitions to the second cycle of operation, from the output of the control unit 6, the IS-HE elements 7 and 8 receive a inhibitory signal at the time of execution, for example, operations

Конъюнкци  над входными переменными А,р , с .Программирование последовательно поступающих входных переменных , i; с блока коммутации на элементах И-НЕ2 иЗ производитс  таким обраг зон, чтобы значение программы было противоположно значению переменной. При выполнении операции Конъюнкци  над всеми требуемыми входными переменными не приводит к срабатыванию триггера. 5, т.е. он находитс  в нулевом состо нии.Conjunctions over input variables A, p, s. Programming sequentially incoming input variables, i; From the switching unit on the NE-NE2 elements, the E3 is produced in such a way that the value of the program is opposite to the value of the variable. When performing the Conjunction operation on all the required input variables, it does not trigger the trigger. 5, i.e. it is in the zero state.

В конце такта работы устройства на элементы И-НЕ 7 и 8 с блока 6 управлени  поступает сигнал разрешени  занесени  информации с триггера 5 в блок 11 вьшода, второй блок 12 пам ти или блок 13 таймеров. В это врем  производитс  программирование занесени  выполнени  операции Конъюнкци  на элементе И-НЕ 7 в блок 11 вывода, блок 13 таймеров или второй блок 12 пам ти с помощью сигнала первого блока 4 пам ти. При нахождении триггера 5 в нулевом состо нии с второго его выхода на элемент И-НЕ 7 поступает разрешающий сигнал. Элемент И-НЕ 7 выдает разрешающий сигнал через элемент ИЛИ 9 на вход дешифратора 10. Занесение результата вьшолнени  операции Конъюнкци  в блок 11 вьшода, второй блок 12 пам ти или блок 13 таймеров производитс  с помощью выходных сигналов дешифратора 10. Адрес, по которому необходимо занести информацию, определ етс  с помощью кода входных сигналов дешифратора 10, который согласно программе работы устройства поступает с первого блока 4 пам ти.At the end of the device operation cycle, the NAND elements 7 and 8 from the control unit 6 receive a permission signal for recording information from the trigger 5 to the output unit 11, the second memory unit 12 or the timer unit 13. At this time, programming of the recording of the Conjunction operation on the NAND 7 element to the output block 11, the timer block 13 or the second memory block 12 with the signal of the first memory block 4 is performed. When the trigger 5 is in the zero state, from its second output, an enable signal is sent to the NAND 7 element. The NE-7 element issues an enable signal through the OR element 9 to the input of the decoder 10. The result of the Conjunction operation is entered into the output unit 11, the second memory unit 12 or the timer unit 13 is produced using the output signals of the decoder 10. The address to which you need to enter information is determined using the code of the input signals of the decoder 10, which, according to the program of operation of the device, comes from the first memory block 4.

Такое построение устройства на 32 входа АП, , 32 выхода 2„ и 16 обратных св зей р требует 16 разр дов первого блока пам ти (против 96 в прототипе) и позвол ет уменьшить множество элементов , ИЛИ-НЕ,Such a construction of a device with 32 AP inputs, 32 outputs 2 "and 16 feedback p requires 16 bits of the first memory block (against 96 in the prototype) and allows reducing the set of elements OR OR NOT

а также св зей между ними, что приводит к упрощению устройства, а следовательно, и к повьшгению его надежности. as well as the connections between them, which simplifies the device and, consequently, increases its reliability.

5five

Claims (1)

Формула изобретени Invention Formula Устройство дл  управлени  производственными процессами, содержащее 0 блок управлени , подключенный первым выходом к первому входу первого блока пам ти, блок вьшода, второй блок пам ти, блок таймеров, первые элементы И-НЕ, первые входы которых 5 подключены к первым выходам первого блока пам ти, а выходы - к первым входам триггера, второй вход которого соединен с вторым выходом блока управлени , а также вторые элементыA device for controlling production processes, containing 0 control unit connected by the first output to the first input of the first memory block, output block, second memory block, timer block, first AND-NOT elements, the first inputs of which 5 are connected to the first outputs of the first memory block these and outputs to the first inputs of the trigger, the second input of which is connected to the second output of the control unit, as well as the second elements 0 И-НЕ и элемент ИЛИ, отличающеес  тем, что, с целью упрощени  конструкции устройства, в него введены дешифратор и блок коммутации , пр мой и выходы ко5 торого соединен с вторыми входами первых элементов И-НЕ, управл ющие входы - с управл ющими выходами первого бло ка пам ти, третьи выходы которого подключены к первым входам0 AND-NOT and an OR element, characterized in that, in order to simplify the construction of the device, a descrambler and a switching unit are inserted into it, the direct and outputs of which are connected to the second inputs of the first AND-NOT elements, the control inputs - to the control ones the outputs of the first memory block, the third outputs of which are connected to the first inputs 0 дешифратора, четвертые выходы - к первым входам вторых элементов И-НЕ, соединенных вторыми входами с третьим выходом блока управлени , выходами через элемент ИЛИ - с вторым вхо5 дом дешифратора, первые выходы которого подключены через блок таймеров к первому входу : блока коммутации, второй вход которого через второй блок пам ти соединен с вторыми выхо0 дами дешифратора, подключенного третьим выходом к первому входу блока вьшода, второй вход которого соединен с четвертым выходом блока управлени ,- выходы триггера соединены с0 decoder, fourth outputs to the first inputs of the second AND-NOT elements connected by the second inputs to the third output of the control unit, outputs through the OR element to the second input of the decoder, the first outputs of which are connected via the timer unit to the first input: the switching unit, the second the input of which through the second memory block is connected to the second outputs of the decoder connected by the third output to the first input of the output block, the second input of which is connected to the fourth output of the control unit — the trigger outputs are connected to 5 третьими входами вторых элементов И-НЕ.5 third inputs of the second element and NOT. Заказ 4718/50 Тираж 836ПодписноеOrder 4718/50 Circulation 836 Subscription ВНИИПИ Государственного комитета СССРVNIIPI USSR State Committee по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д.4/5for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5 Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4Production and printing company, Uzhgorod, Projecto st., 4 фиг. 2FIG. 2
SU843850007A 1984-12-06 1984-12-06 Device for controlling the manufacturing process SU1254438A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843850007A SU1254438A1 (en) 1984-12-06 1984-12-06 Device for controlling the manufacturing process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843850007A SU1254438A1 (en) 1984-12-06 1984-12-06 Device for controlling the manufacturing process

Publications (1)

Publication Number Publication Date
SU1254438A1 true SU1254438A1 (en) 1986-08-30

Family

ID=21160801

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843850007A SU1254438A1 (en) 1984-12-06 1984-12-06 Device for controlling the manufacturing process

Country Status (1)

Country Link
SU (1) SU1254438A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122159A (en) * 2010-12-30 2011-07-13 北京天地玛珂电液控制系统有限公司 Production automation system of fully mechanized mining face

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 300879, кл. G 05 В 19/18, 1970. Авторское свидетельство СССР 807220, кл. G 05 В 19/18, 1978. *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122159A (en) * 2010-12-30 2011-07-13 北京天地玛珂电液控制系统有限公司 Production automation system of fully mechanized mining face
CN102122159B (en) * 2010-12-30 2012-09-05 北京天地玛珂电液控制系统有限公司 Production automation system of fully mechanized mining face

Similar Documents

Publication Publication Date Title
EP0297518B1 (en) Programmable read only memory with means for discharging bit line before program verifying operation
US6208198B1 (en) Drain voltage pumping circuit
KR100285219B1 (en) How to Reduce Stress in Nonvolatile Memory Cells
US4445204A (en) Memory device
US5214605A (en) Automatic erasing optimization circuit for an electrically erasable and programmable semiconductor memory and method thereof
KR102114574B1 (en) Level shifter and semiconductor device
SU1254438A1 (en) Device for controlling the manufacturing process
JPH08106789A (en) Electric programmable nonvolatile semiconductor memory device
US4941126A (en) Weak/strong bus driver
US4233673A (en) Electrically resettable non-volatile memory for a fuse system
US6714438B2 (en) Semiconductor device with high speed latch operation
KR100312378B1 (en) Flash memory device
US11646088B2 (en) Flash memory programming check circuit
KR100608361B1 (en) I/O Sense amp controller
SU1541558A1 (en) Device for control of production processes
SU1292168A1 (en) Device for generating pulses
US6977862B2 (en) Address decoding circuit and method for addressing a regular memory area and a redundant memory area in a memory circuit
SU1310901A2 (en) Transformer read-only memory
SU1318991A1 (en) Device for remote programmed control of electric drive mechanisms
SU1522156A1 (en) Program control device
SU1208534A1 (en) Device for controlling production processes
SU1287107A1 (en) Device for programmed control of object
EP0407423B1 (en) System for transferring binary information
SU1709270A1 (en) Device for programmed control
RU2117978C1 (en) Programmable device for logical control of electric drives and alarm