SU1251112A1 - Интегратор - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может Найти применение в различных устройствах в качестве базового узла при построении, например, .электрических фильтров. Цель изобретени  - повышение точности интегратора. Интегратор содержит.генератор импульсов , первый мостовой ключ с первым накопительным конденсатором в диагонали , операционный усилитель, второй мостовой ключ с вторым накопительным конденсатором в диагонали, первую и вторую пары ключей, к общим выводам которых подключены третий и четвертый накопительные конденсаторы , две пары-ключей, между общими выводами которых включены п тый и шестой накопительные конденсаторы , и схему управлени , выполненную на трех триггерах и трех элементах И. Достижение поставленной цели обеспечено за счет схемной реализации алгоритма численного интегрировани  по правилу трапеций путем введени  в прототип дополнительных накопительных конденсаторов и спаренных ключей и благодар  особенност м св зей между логическими элементами схемы управлени  и элементами схемы интегратора. 1 ил. Q 49

Description

Изобретение относитс  к автомаике и вычислительной технике и моет найти применение в различных устройствс х в качестве базового узла при построении, например, электрических фильтров.

Целью изобретени   вл етс  повышение точности интегратора.

На чертеже приведена схема интегратора .

Интегратор содержит генератор 1 импульсов, первый мостовой ключ 2 с первым накопительным конденсатором 3 в диагонали и ключами 4 - 7 в плечах, операционный усилитель 8, ключи 9 - 12, вход щие в состав второго мостового ключа 13 с вторым накопительным конденсатором 14 в диагонали, первую и вторую пары ключей 15 и 6, к общим вызодам которых подключены третий и четвертый накопительные конденсаторы соответственно 17 и 18, первые ключи 9 и 20 и вторые ключи 21 и 22 соответственно пар ключей 15 и 16, третью и четвертую пары ключей 23, п тую и шестую пары ключей 24, между общими выводами которых включены п тый и шестой накопительные конденсаторы соответственно 25 и 26, первые ключи 27,, 27 и 281, 28 и вторые ключи 29( , 29 и 30, 30 соответственно пар ключей 23 и 24; схему 31 управлени  интегратором с выходами 32 36, выполненной на первом, втором и третьем триггерах 37-39 и элементах И 40 - 42, соединенных по приведенной схеме; кроме того, интегратор имеет вход 43 и выход 44.

Интегратор работает следующим образом.

На вход 43 интегратора подаетс  сигнал, подлежащий интегрированию. Схема 31 управлени  представл ет собой регистр сдвига на тактируемых фронтом триггерах 37,38 и 39,, которые измен ют свое первоначальное состо ние при изменении переднего фронта тактового импульса, поступающего на их первые входы, в соответствии с уровнем потенциала, наход щимс  на их вторых входах. Пусть все триггеры наход тс  в состо нии О, В момент времени первый импульс с выхода генератора 1 тактовых импульсов поступает на первые входы первого, второго и третьего триггеров 37 - 39. В это врем  сигнал I

10

15

20

25

30

35

40

45

50

122

со второго выхода ггервого триггера

37 поступает на его второй вход, в результате чего по переднему фронту первого тактового импульса триггер 37 переключаетс  и на его первом выходе по вл етс  высокий потенциал, который поступает на вход первого элемента И 40. При этом первый тактовый импульс с генератора 1 поступает на другой вход элемента И 40, на выходе которого формируетс  управл ющий сигнал В результате длительность импульсов на выходе 32 схег-1ы 31 управлени  равна длительности тактовых импульсов с выхода генератора 1 импульсов, а длительность импульсов на выходе 35 равна периоду импульсов 1 генератора.

Таким образом, в момент t.0 импульс с выхода 32 схемы 31 управлени  поступает на ключи 4 и 7 мостового ключа 2, ключ 21 пары ключей 15, ключи 29(, 29 пар ключей 23 и ключи 28( , 28 пар ключей 24, В этот же момент времени () с выхода 35 схемы 3 управлени  подаетс  сигнал на управл ющие, входы ключей 9 и 12 мостового ключа 13, в результате чего последние открываютс . При этом накопительный конденсатор 3 зар жаетс  до входного напр жени  (напр жени  на входе 43 в момент времени ), т.е.

и (0) (,)

где и - напр жение; С - емкость; Q - зар д.

В тот же момент времени () накопительный конденсатор 14 и накопительный конденсатор 26 зар жаютс  до выходного напр жени  (напр жени  на выходе 44 интегратора). Поэтому дл  этого момента времени можно записать зар дное уравнение

C,U,(0)(0),,(0), (2) где и(0) - напр жение на входе

43;

UjCO) - напр жение на выходе интегратора.

30

Однако, в силу того, что ключи

j , 30/J пар ключей 24 в момент закрыты, зар д, образующийс  на конденсаторе 26, запоминаетс  и не оказывает вли ни  на выходной сигнал, В ургавнение (2) не входит член .., так как конденсатор I7 в зтот момент не зар жаетс  (т.е..его зар д равен

3125

нулю). Таким образом, дл  момента остаетс  справедливьм уравнение

С,и, (0)С,иг(0),

откуда напр жение на выходе 44 интегратора5

ило) 2-u,(o).

(3)

н

Полага , что ,, получим

UJO) и((0)ф(0).

В следующий момент времени с приходом второго тактового импульса с выхода генератора 1 импульсов первый триггер 37 вновь переключаетс  в состо ние О, а второй триг- гер 38 переключаетс  в .состо ние 1, третий триггер 39 при этом остаетс  в состо нии О. Сигнал 1 с выхода триггера 38, который одновременно  вл етс  и п тым выходом 36 схемы 31 управлени , поступает на вход элемента И 41, на другой вход которого поступает второй тактовый импульс с генератора 1 , в результа- те чего на выходе элемента И 41 присутствует импульс, который включает ключи 5 и 6 мостового ключа 2, ключ 19, ключ 22, ключи 27, , 27 и 30,, 30, а с выхода 36 подаетс  сигнал, по длительности равный пери- оду следовани  тактовых импульсов с генератора 1, в результате чего включаютс  ключи 10 и 11 мостового ключа 13.

Накопительный конденсатор 3 пере- зар жаетс  до нового напр жени , присутствующего на входе 43 интегратора в момент времени . Зар д на конденсаторе 3 в этот момент равен Qc,(l)C3U(l).

В этот же момент времени происходит зар д третьего накопительного конденсатора 17 пары 15 до входного напр жени . При этом зар д конденсатора 17 равен

Qc,,(l)q7U«.(I).

. V Однако в силу того, что ключ 21 в момент закрыт, зар д, образу- ющийс  на конденсаторе 17, запоминаетс  и не оказывает вли ни  на выходное напр жение, как и зар д Qc2/l)

(1) , образовавшийс  на конденсаторе 25. Поэтому дл  момента времени справедливо следующее зар дное уравнение:

Qcj(l)+Qc2e(0)QcK(). (4)

124

Знак + у слагаемого Qf,(0) обусловлен инвертирующими свойствами,пар ключей 24, В уравнение (4) не входит член QI;,,,, так как конденсатор 18 через вторую пару ключей 16 не зар жаетс , т.е. он пока не вступал в работу.

Из выражени  (4) выходное напр жение на выходе 44 дл  этого момента времени составл ет

С%

С26,

) и,(1)+ (0)., (5)

Ь, С,4

С учетом выражени  (3) выражение (5

примет

г.. Г (6)

u,,(i)p-Ui(,(o)

L,|4 U,4 Ь,4

Счита , что 2С,.С,4 лучими ,(1)ф,(о)+1иД1)у(о)+1у(1).

в следующий момент времени первый триггер 37 вновь оказываетс  в состо нии 1, второй триггер 38 в состо нии О, а третий триггер 39 переходит в состо ние 1. Поскольку выход триггера 39 соединен с одним из входов третьего элемента И 42, на другой вход которого поступает тактовый импульс с выхода генератора 1 импульсов, на выходе элемента И 42 присутствует импульс. Таким образом, в момент времени управл ющие импульсы присутствуют на первом 32, третьем 34 и четверто 35 выходах схемы 31 управлени . Управл ющие импульсы на выходах 32 и 35 схемы 31 управлени  включают все ключи, которые были включены в момент йремени . В этот же момент времени () импульсом с третьего выхода 34 схемы 31 управлени  вклю- . чаетс  ключ 20 второй пары ключей 16 и конденсатор 1Й зар жаетс  до значени  Qc,g(2)C,gU, (2). С учетом зар дов Q(.(l) и Qc s - b запомненных в предыдущем интервале времени, зар дное уравнение примет вид

С5и,(2)+С„и,()+С,иг(1) С„и(2).(7)

Учитыва , что , окончательно с учетом (6) получим

U2(2)iu,(2)+lu, (, (1) +

,(о)1у(о)+у(1)+1у(2).

Далее процесс повтор етс , поэ- тоьгу дл  п-го момента выходное напр жение составл ет

(n)iu, (0)+U, (1)+U,,(2) +

(S)t

+U,(n-),(n)Y(0)+Y()4Y(2)+,.,

...+Y(n-l)(n).

Полученное выражение (8) описывает известное правило трапеций дл  численного интегрировани , согласно которому приближенное значение интеграла получаетс  в виде площадей трапеций.

Claims (1)

1. Формула изобретепи

   1

   Интегратор, содержащий первый и второй мостовые ключи, в одни диагонали которых включены соответственно первый и второй накопительные конденсаторы, а другие диагонали включены соответственно между входом интегратора и инвертир пощим входом операционного усилител  и между инвертирующим входом операционного усилител  и выходом интеграто- ра, первый и второй триггеры и первый и второй элементы И, одни входы которых объединены и подключены к выходу генератора импульсов а другие входы подсоединеньг к первым вы- ходам соответственно первого и второго триггеров, выход первого элемента И подключен к управл ющим входам одной пары ключей противоположных плеч первого мостового ключа,

   неинвертирующий вход операционного усилител  подключен к шине нулевого потенциала, а его выход  вл етс  выходом интегратора, отличающийс  тем, что, с целью повьг- шени  точности, он содержит третий, четвертый, п тый и шестой накопительные конденсаторы, первую, вторую, третью, четвертую, п тую и шестую пары последовательно соединенных ключей, третий триггер и третий элемент И, два входа которого подключены к выходам соответственно третьего триггера и генератора им- ггульсов, первые входы всех триггеров

   бъединены и соединены с выходом

   О

   5

   0 5 о

   5

   ..

   генератора импульсов, первые выходы первого и второго триггеров подключены соответственно к вторым входам второго и третьего триггеров, а второй выход первого триггера соединен со своим вторым входом, третий и четвертый накопительные конденсаторы включены между обпу ми выводами ключей соответственно первой и второй пар и шиной нулевого потенциала, п тый накопительный конденсатор включен между общими выводами .клю- чей третьей и четвертой пар, а шестой накопительный.конденсатор - между общими выводами ключей п той:..и шестой пар, свободные информацион ные выводы первых ключей первой и второй пар подключены к входу интегратора , а свободные информационнь1е выводы их вторых ключей и свободные информационные выводы вторых ключей третьей и п той пар соединены с инвертирующим входом операционного усилител , выход которого подключен к свободным информационным выводам первых ключей :четвертой , и шестой пар, свободные информационные выводы первых ключей третьей и п той пар и вторых ключей четвертой и шестой пар соединены с шиной нулевого потенциала, управл ющие входы другой пары ключей противоположных плеч первого мостового ключа, первого ключа первой пары, второго ключа второй пары, первых ключей третьей и четвертой пар и вторых ключей п той и шестой пар объединены и подключены к выходу второго элемента И, управл ющие входы второго ключа первой пары, вторых ключей третьей и четвертой пар и первых ключей п той и шестой пар подсоединены к выходу первого элемента И, управл ющий вход первого ключа вто - рой пары подключен к выходу третьего элемента И, управл ющие входы ключей противоположных плеч ,: второго мостового ключа подключены попарно к первым выходам соответственно первого и BTOpoj; o триггеров..