SU1249711A1 - Устройство дл контрол канала св зи - Google Patents

Abstract

Изобретение относитс  к технике .св зи. Повышаетс  точность контролируемых параметров при одновременном сокращении времени контрол . Цель достигаетс  введением в устройство регистратора 27, блока 23 рас- гфедепени  параметров контрол , блока 8 вьщеленн  контролируемого канала , передающего 25 и приемного 26 интерфейсов, в блок 1 формировани  контрольных сигналов - коммутатора 4, во второй -.тракт обработки сигналов формировател  16 нуль-переходов, ре- жекторного 4мльтра 17, АЦП 20, поро-. говых блоков 21 и 22. Блок 23 содержит мультиплексор, буфер адреса, регистр состо ний, три счетчика, п ть элементов И, элемент Р1ПИ, делитель частоты и таймер. Контроль произво дитс  в 2 этапа. На -« этапе - по величине остаточного затухани , мощности интервальных щумов, кратковременным зан11жени м, импульсньм помехам , сдвигу частот, дрожанию фазы. На 2-м этапе - по частотной характеристике остаточного затухани . С выхода блока 1 поочередно вьздаютс  сигналы, частоты которых соответствуют нормированным точкам х-ки. На прием ,ной стороне происходит опознавание частоты сигнала, измерение его уровн  и регистраци . 1 з.п. ф-лы, 2 ил. i (Л о to

Description

Изобретение относитс  к технике св зи и может быть использовано дл  контрол  каналов тональной частоты и групповых трактов систем передачи с частотным разделением каналов.

Цель изобретени  - повышение точности контрол  и объема контролируемых параметров при одновременном сокращении времени контрол .

На фиг.1 представлена структурна электрическа  схема устройства дл  контрол  канала св зи; на фиг.2 - то же, блока распределени  параметров контрол .

Устройство дл  контрол  канала

св зи содержит блок 1 формировани  контрольных сигналов, состо щий из синтезатора 2 контрольных частот, первого коммутатора 3, дополнительного коммутатора 4, манипул тора 5 и блока 6 согласовани  передачи, блок 7 согласовани  приема, блок 8 вьщелени  контролируемого канала, второй коммутатор 9, первый тракт 10 обработки сигналов, состо щий из полосового фильтра 11, усилител  12 детектора 13 и аналого-цифрового преобразовател  14, второй тракт 15 обработки сигналов, состо щий из формировател  16 нуль-переходов,

режекторного фильтра 17, квадратичного детектора 18, интегратора 19, аналого-цифрового преобразовател  20, первого 21 и второго 22 пороговых блоков, блок 23 распределени  параметров контрол , вычислитель 24 передающий 25 и приемньй 26 интерфейсы , регистратор 27 и блок 28 ин- динации.

Блок 23 распределени  параметров контрол  содержит мультиплексор 29, буфер 30 адреса, регистр 31 состо ний , первый 32, второй 33 и третий 34 счетчики, первый 35, второй 36, третий 37, четвертый 38 и п тый

39 элементы И, элемент ИЛИ 40, делитель 41 частоты и таймер 42.

Устройство работает следующим образом.

Будучи подключенными к каналу

св зи, оба комплекта устройства наход тс  в режиме дежурного приема. Программа измерений набираетс  на одной из станций и хранитс  в оперативном запоминающем устройстве ( ОЗУ) вычислител  24. Затем по ко- маиде ПУСК начинаетс  передача программы измерений через передающий

11 1

интерфейс 25, манипул тор 5 и блок 6 согласовани  передачи в канал св зи; Устройство на противоположном конце магистрали, наход щеес  в режиме дежурного приема, при поступлении сигнала из канала осуществл ет его демодул цию при помощи порогового блока 21 и через блок 23 распределени  параметров контрол  заносит ее в ОЗУ вычислител  24. Прин та  информаци  через приемньй интерфейс 26 выводитс  на регистратор 27 . После прин ти  информации , . ведома  станци  передает на ведущую подтверждение о готовности к работе. Ведуща  станци  после получени  от- вета от ведомой приступает к проведению сеанс.а контрол .

Контроль проводитс  в- два этапа.

На первом этапе проводитс  контроль канала св зи по величине остаточного затухани , мощности интегральных шумов, кратковременным занижени м , импульсным помехам, сдвигу частот и дрожанию фазы. Дл  этого в канал передаетс  сигнал контрольной частоты от блока 1 формировани  контрольных сигналов. На приеме сигнал непосредственно . (дл  канала ТЧ.) или после прохождени  через блок-.8 вьщелени  контролируемого канала поступает через второй коммутатор 9 на вход полосового фильра М, в котором происходит выделение спектра стандартного канала .ТЧ 300-3400 Гц. Усиленный в усилителе 12 сигнал поступает одновр:еменно на входы детектора 13, формировател  16 нуль-переходов, первого порогового блока 21 и режекторного фильтра 17. Продетектированное напр жение сигнала контрольной частоты посту пает на вход аналого-цифрового преобразовател  14, в котором осуществл етс  логарифи ическое преобразование дл  представлени  результата измерени  в децибеллах.

Режекторный фильтр 17 предназначен дл  подавлени  сигнала контрольной частоты на входе измерител  мощности щума и второго порогового блока 22. Измеритель мощности шума состоит из квадратичного детектора 18, интегратора 19 и аналого-цифрового преобразовател  20, на выходе которого формируетс  число, соответствующее мощности интегральных шумов в единицах измерени  - ватт.

Второй пороговый блок 22 формирует импульс, соответствующий времени превьппени  огибающей импульсной помехи установленного порога, а первый пороговый блок 21 формирует импульс , длительность которого соответствует времени занижени  уровн  сигнала контрольной частоты.

Выходы обоих аналого-цифровых преобразователей 14 и 20, двух пороговых блоков 21 н 22 и формировател  16 нуль-переходов подключены к информационным входам блока 23 распределени  параметров контрол . В определенные моменты времени сигналы с выходов таймера 42 разрешают работу соответствующих элементов И 35, 38 или 39 и через элемент ИЛИ 40 выставл етс  сигнал запроса на обслуживание определенного измерител , которого определ етс  по байту состо ни , который записан в регистр 31 состо ни . Определив номер источника запроса, вычислитель

24по шине выставл ет соот- ветствук ций адрес, который через буфер 30 адреса поступает на управл ющий вход мультиплексора 29, что приводит к подключению счетчика 32 или непосредственно выходов элементов И 38 или 39 к щине данных вычислител  - 24. В случае по влени  сигнала от одного из пороговых блоков 21.или 22 через элементы И 36 или 37 проводитс  подсчет импульсов с выхода делител  41 частоты в счетчиках 33 или 34. Одновременно выставл етс  сигнал запроса на обслуживание через элемент ИЛИ 40.

В случае одновременного по влени  нескольких сигналов запроса обслуживание их осуществл етс  в пор дке распределени  приоритетов: наивысший приоритет присвоен пороговому устройству занижений, затем - импульсных помех. Распределение трех остальных параметров проводитс  поочередно по сигналам таймера 42.

В процессе проведени  контрол  результаты его вьшод тс  на блок 28 индикации и через приемный интерфейс 26 на регистратор 27.

Синхронизаци  работы передающего

25и приемного 26 интерфейсов осуществл етс  сигналами с выхода-синтезатора 2.

После завершени  первого этапа контрол  ведущее устройство посылает

соответствующую комбинацию на ведомое , и начинаетс  второй этап контрол , при котором осуществл етс  контроль частотной характеристики 5 остаточного затухани . При этом с выхода блока 1 формировани  контрольных сигналов в канал поочередно вь Даютс  сигналы, частоты которых соответствуют нормированным точкам

O частотной характеристики.

J

На приемной стороне происходит опознавание частоты передаваемого сигнала, измерение его зфовн  и регистраци . При этом смена частоты

5 происходит,лишь после того, как

произведен отсчет на обоих концах. Если при измерении уровн  происходит его кратковременное пропадание, то смена частоты не происходит.

0

Claims (2)

1. Устройство дл  контрол  канала св зи, содержащее блок формировани 

5 контрольных сигналов, состо щий из последовательно соединенных синтезатора контрольных частот, первого коммутатора, манипул тора и блока согласовани  -передачи, блок согласо0 вани  приема, второй коммутатор, пер- вый тракт обработки сигналов, состо щий из последовательно соединенных полосового фильтра, усилител , детектора, аналого-цифрового преобра5 зовател , тракт обработки

сигналов, состо щий из последовательно соединенных квадратичного детек-, тора и интегратора, вычислитель, перг вый, второй и третий управл ющие

0 выходы которого соединены соответственно с управл ющими входами блока индикации, первого и второго коммутаторов , а первый управл ющий вход вычислител  подключен к второму вы5 ходу синтезатора контрольных частот, отличающеес  тем, что, с целью повьш1ени  точности контрол  и объема контролируемых параметров при одновременном сокращении времени

0 контрол , в него введены регистратор, блок распределени  параметров контрол , блок выделени  контролируемого канала, передающий и приемный интерфейсы , в блок формировани  контроль5 ных сигналов - дополнительный коммутатор , а во второй тракт обработки сигналов - формирователь нуль- переходов, режекторный фильтр, ана лого-цифровой преобразователь, пер- вый и второй пороговые блоки, при этом выход блока согласовани  приема непосредственно и через блок выделени  контролируемого канала подключен к входам второго коммутатора, выход которого соединен с входом полосового фильтра, выход усилител  подключенл:к входу формировател  нуль-переходов, к сигнальному входу

первого порогового блока и через режекторный фильтр к входу квадратиного детектора и сигнальному входу второго порогового блока, а вход аналого-цифрового преобразовател  первого тракта обработки сигналов соединен с выходом интегратора, при этом информационные выходы первого и второго пороговых блоков, аналого цифрового преобразовател  второго тракта обработки сигналов, формировател  нуль-переходов и аналого- цифрового преобразовател  первого тракта обработки сигналов подключен соответственно к первому, второму, третьемуf четвертому и п тому информационным входам блока распределени  параметров контрол , вход синхронизации , управл ющий, адресный входы Я выход которого соединены соответственно с вторым выходом синтезатора контрольных частот, четвертым управл ющим выходом, адресной НИНОЙ и вторым управл ющим входом вычислител , а информационный выход подключен к информационным входам дополнительного коммутатора, первого и второго пороговых блоков, передающего и приемного интерфейса и к шине данных вычислител , п тый, шестой, седьмой, восьмой и дев тый управл ющие выходы которого подключены соответственно к управл ющим входам дополнительного коммутатора, первого и второго пороговых блоков, приемного и передающего интерфейсов , входы синхронизации приемного и передающего интерфейсов подключен к третьему выходу синтезатора контрольных частот, а выход передающего интерфейса соединен с управл ющим входом манипул тора, выход синте- .затора контрольных частот через дополнительный коммутатор подключен к второму входу блока вьоделени  конролируемого канала, информационные входы, блока индикации и первого ком- (jiyTBTOpa соединены с вычислителем через шину данных, выход приемного

15

20

25

30

. 55

10

2497116

интерфейса подключен к входу регистратора .

2. Устройство по П.1, отличающеес  тем, что блок распределени  параметров контрол  содержит мультиплексор, буфер адреса, регистр состо ний, три счетчика, п ть элементов И, эпемент ИЛИ, делитель частоты и таймер, при этом первый вход каждого из элементов И  вл етс  соответствующим информационным входом блока расйределени  параметров контрол , второй и третий входы первого элемента И соединены соответственно с первым выходом делител  частоты и таймера, объединенные вторые входы второго и третьего элементов И соединены с вторым выходом делител  частоты, а вторые выходы четвертого и п того элементов И соединены соответственно с вторым и третьим выходами таймера, вьпсоды первого, второго и третьего элементов И через соответствующие счетчики, а выходы четвертого и п того элементов И непосредственно подключены к первому, второму, третьему , четвертому и п тому входам мультиплексора, шестой вход которого соединен с выходом регистра состо ни , п ть входов которого соединены с одноименными входами элемента ИЛИ и подключены соответственно к первым входам первого, второго и третьего элементов И и к вторым входам четвертого и п того элементов И, (первый, второй и третий адресный входы мультиплексора соединены с соответствующими выходами буфера адреса , четвертьй выход которого подключен к управл ющему входу регистра состо ни , п ть входов которого соединены с одноименными входами Элемента ИЛИ и подключены соответственно к первым входам первого, второго и третьего элементов И и к вторым входам четвертого и п того элементов И, первый, второй.и третий .адресный входы мультиплексора соединены с соответствующими выходами буфера адреса, четвертый выход которого подключен к управл ющему входу регистра состо ни ,.а адресный и управл ю-. щий входы  вл ютс  соответственно адресными и управл ющими входами блока распределени  параметров контрол , информационный выход мультиплексора и выход элемента ИЛИ  вл ютс  соот- .тствующими выходами блока распре35

40

45

50

7I2A97I18

делени  параметров контрол , входомделител  частоты, третий выход котосинзфонизации которого  вл етс  вход рого подключен к входу таймера.

Н 2

to

гСоставитель Ш.Эвь н

Редактор О. Головач Техред В. КадарКорректор В. Бу т г а

Заказ 4339/59Тираж 624Подписное .

ВНИЙПИ Государственного комитета СССР

по делам изобретений-и открытий 113035, Москва, Ж-35, Раушска  наб., д, 4/5

.Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

Фиг. г