SU1238148A1 - Устройство дл воспроизведени цифровых сообщений с носител записи - Google Patents
Устройство дл воспроизведени цифровых сообщений с носител записи Download PDFInfo
- Publication number
- SU1238148A1 SU1238148A1 SU843769463A SU3769463A SU1238148A1 SU 1238148 A1 SU1238148 A1 SU 1238148A1 SU 843769463 A SU843769463 A SU 843769463A SU 3769463 A SU3769463 A SU 3769463A SU 1238148 A1 SU1238148 A1 SU 1238148A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- beginning
- flip
- adder modulo
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Description
Изобретение относитс к накоплению информации , а именно к устройствам дл воспроизведени цифровых сообщений с носител записи.
Целью изобретени вл етс повышение помехоустойчивости.
На чертеже показан один из возможных вариантов устройства дл воспроизведени цифровых сообщений с носител записи .
Устройство содержит сдвигающий регистр 1, выходы которого через буферный регистр 2 соединены с входами преобразовател 3 канального кода в многоразр дные элементы пол Галуа, подключенного выходами к блоку 4 декодировани . При этом выход блока 4 декодировани соединен с выходной шиной 5.
Устройство содержит также формирователь 6 импульсов начала совокупности символов , формирователь 7 тактовых импульсов и первый D-триггер 8, выходы которых подключены к блоку 5 декодировани , первый сумматор 9 по модулю два, подсоединенный первым входом к входной шине 10, второй сумматор 11 по модулю два, выход которого соединен со сдвигающим регистром 1, счетчик 12, второй и третий D-триггеры 13 и 14, первый, второй, третий и четвертый элементы ИЛИ 15, 16, 17 и 18, элемент 19 сравнени , выделитель 20 импульса начала символа и первый, второй и третий элементы И 21, 22 и 23. Выход первого сумматора 9 по модулю два подключен к первому входу первого элемента ИЛИ 15, соединенного выходом с первым входом первого элемента И 21, выХод которого подсоединен к входу установки логического нул счетчика 12 и к тактовому входу второго D-тригге- ра 13. Второй D-триггер 13 соединен информационным входом с выходом второго элемента ИЛИ 16 и подключен выходом к первому входу третьего элемента ИЛИ 17. Третий элемент ИЛИ 17 подсоединен выходом к блоку 4 декодировани и соединен вторым входом с первым выходом элемента 19 сравнени . Элемент 19 сравнени подсоединен входом к входной щине 10 и соединен вторым выходом с входами формировател 7 тактовых импульсов, формировател 6 импульсов начала совокупности символов и выделител 20 импульса начала символа, с первым входом, второго сумматора 11 по модулю два и с информационным входом третьего D-триггера 14. Выход третьего D-триггера 14 подключен к второму входу первого сумматора 9 по модулю два и к первому входу второго элемента И 22, соединенного выходом с вторым входом второго сумматора 11 по модулю два и подсоединенного вторым входом к выходу четвертого элемента ИЛИ 18. Выход четвертого элемента ИЛИ 18 подключен к второму входу первого элемента ИЛИ 15 и к первому входу третьего элемента И 23, соединенного выходом с первым входом второго элемента ИЛИ
16 и подсоединенного вторым и третьим входами соответственно к первому и второму выходам счетчика 12. Счетчик 12 подключен третьим выходом к второму входу второго элемента ИЛИ 16 и соединен тактовым вхо- дом посредством шины 24 с выходом формировател 7 тактовых импульсов. Выход формировател 7 тактовых импульсов, кроме того, подключен посредством шины 24 к сдвигающему регистру 1, к второму входу перво0 го элемента И 21, к тактовому входу третьего D-триггера 14 и к тактовому входу первого D-триггера 8. Выход первого D-триггера 8 соединен с преобразователем 3 канального кода в многоразр дные элементы пол Галуа и с первым входом четвертого элемента
5 ИЛИ 18, подсоединенного вторым входом к выходу выделител 20 импульса начала символа. При этом выход выделител 20 импульса начала символа подключен к информационному входу первого D-триггера 8. Воспроизведение цифровых сообщений с носител записи посредством предложенного устройства происходит следующим образом .
Цифровой сигнал поступает по входной
S шине 10 на первый сумматор 9 по модулю два, вырабатывающий при переходе с логического нул на логическую единицу и наоборот импульсы, проход щие через первый элемент ИЛИ 15 на первый элемент И 21. Первый элемент ИЛИ 15 и первый элемент
0 И 21 определ ет режим работы счетчика 12, воздействующего на третий элемент И 23, сигнал которого проходит через второй элемент ИЛИ 16 на второй D-триггер 13. Второй D-триггер 13 при по влении нерабочей комбинации кода формирует сигнал опове5 щени , проход щий через третий элемент ИЛИ 17 на блок 4 декодировани . Цифровой сигнал поступает также на элемент 19 сравнени , воздействующий на третий D-триггер 14 и на второй сумматор 11 по модулю два, которые совместно с вторым элементом И 22, играющим роль элемента запрета, осуществл ют демодул цию. Результат демодул ции с второго сумматора 11 по модулю два подаетс на сдвигающий регистр 1, в котором осуществл етс про5 движение по импульсам формировател 7 тактовых импульсов. Сдвигающий регистр 1 воздействует на буферный регистр 2, стробирование которого производитс импульсами первого D-триггера 8, воздействующими также через четвертый эле0 мент ИЛИ 18 на третий элемент И 23. При этом первый D-триггер формирует импульсы по сигналу выделител 20 импульса начала символа, возбуждаемого элементом 19 сравнени совместно с формирователем 7 тактовых импульсов и формирователем 6 импуль5 сов начала совокупности символов. Буферный регистр 2 воздействует на преобразователь 3 канального кода в многоразр дные элементы пол Галуа. Последний производит преобразование многоразр дного канального кода в многоразр дные элементы пол Галуа, вл ющиес символами кода, обнаруживающего и исправл ющего ощибки.
Многоразр дные элементы пол Галуа поблочно передаютс в блок 4 декодировани , с выхода которого восстановленное сообщение поступает на выходную шину 5.
Claims (1)
- УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ЦИФРОВЫХ СООБЩЕНИЙ С НОСИТЕЛЯ ЗАПИСИ, содержащее сдвигающий регистр, выходы которого через буферный регистр соединены с входами преобразователя канального кода в многоразрядные элементы поля Галуа, подключенного выходами к блоку декодирования, выход которого соединен с выходной шиной, и входную шину, отличающееся тем, что, с целью повышения помехоустойчивости, в него введены формирователь импульсов начала совокупности символов, формирователь тактовых импульсов и первый D-триггер, выходы которых подключены к блоку декодирования, первый сумматор по модулю два, подсоединенный первым входом к входной шине, второй сумматор по модулю два, выход которого соединен со сдвигающим регистром, счетчик, второй и третий D-триггеры, первый, второй, третий и четвертый элементы ИЛИ, элемент сравнения, выделитель импульса начала символа и первый, второй и третий элементы И, причем выход первого сумматора по модулю два подключен к первому входу первого элемента ИЛИ, соединенного выходом с первым входом первого элемента И, выход которого подсоединен к входу установки логического нуля счетчика и к тактовому входу второго D-триггера, соединенного информационным входом с выходом второго элемента ИЛИ и подключенного выходом к первому входу третьего элемента ИЛИ, который подсоединен выходом к блоку декодирования и соединен вторым входом с первым выходом элемента сравнения, подсоединенного входом к входной шине и соединенного вторым выходом с входами формирователя тактовых импульсов, формирователя импульсов начала совокупности символов и выделителя импульса начала символа, с первым входом второго сумматора по модулю два и с информационным входом третьего D-триггера, выход которого подключен к второму входу первого сумматора по модулю два и к первому входу второго элемента И, соединенного выходом с вторым входом второго сумматора по модулю два и подсоединенного входом к выходу четвертого элемента ИЛИ, выход которого подключен к второму входу первого элемента ИЛИ и к первому входу третьего элемента И, соединенного выходом с первым входом второго элемента ИЛИ и подсоединенного вторым и третьим входами соответственно к первому и второму выходам счетчика, который подключен третьим выходом к второму входу второго элемента ИЛИ и соединен тактовым входом с выходом формирователя тактовых импульсов, подключенным к сдвигающему регистру, к второму входу первого элемента И, к тактовому входу третьего D-триггера и к тактовому входу первого D-триггера, соединенного выходом с преобразователем канального кода в многоразрядные элементы поля Галуа и с первым входом четвертого элемента ИЛИ, второй вход которого подсоединен к выходу выделителя импульса начала символа, подключенному к информационному входу первого D-триггера.1238148 А1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843769463A SU1238148A1 (ru) | 1984-07-09 | 1984-07-09 | Устройство дл воспроизведени цифровых сообщений с носител записи |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843769463A SU1238148A1 (ru) | 1984-07-09 | 1984-07-09 | Устройство дл воспроизведени цифровых сообщений с носител записи |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1238148A1 true SU1238148A1 (ru) | 1986-06-15 |
Family
ID=21130199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843769463A SU1238148A1 (ru) | 1984-07-09 | 1984-07-09 | Устройство дл воспроизведени цифровых сообщений с носител записи |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1238148A1 (ru) |
-
1984
- 1984-07-09 SU SU843769463A patent/SU1238148A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 862195, кл. G II В 5/09, 07.01.80. Mutel I. IC s for compact dise decoders.- Electronic components and applications. 1982, V. 4, № 3, p. 131- -141. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0264986A1 (en) | Apparatus for reproducing a PCM modulated signal, comprising a muting circuit | |
US4234897A (en) | DC Free encoding for data transmission | |
US4866544A (en) | Data modulation and demodulation system for magnetic recording system | |
US4779073A (en) | Apparatus for 3B-2T code conversion | |
US3927401A (en) | Method and apparatus for coding and decoding digital data | |
KR100270855B1 (ko) | 자기 디스크 장치 | |
US4860324A (en) | Information data recovering apparatus | |
SU1238148A1 (ru) | Устройство дл воспроизведени цифровых сообщений с носител записи | |
US5025328A (en) | Circuit for decoding binary information | |
US4437086A (en) | Limited look-ahead means | |
JPS6361812B2 (ru) | ||
SU1509991A1 (ru) | Устройство дл цифровой магнитной записи-воспроизведени | |
SU1001171A1 (ru) | Устройство дл контрол канала цифровой магнитной записи-воспроизведени | |
SU1434491A1 (ru) | Устройство магнитной записи и воспроизведени | |
SU1065875A1 (ru) | Устройство дл воспроизведени сигналов цифровой информации с носител магнитной записи | |
SU1569878A1 (ru) | Устройство дл цифровой магнитной записи | |
SU815749A1 (ru) | Устройство дл воспроизведени цифровойиНфОРМАции C НОСиТЕл МАгНиТНОйзАпиСи | |
SU1007122A1 (ru) | Устройство дл магнитной записи и воспроизведени цифровой информации | |
SU1746402A2 (ru) | Устройство воспроизведени или приема информационных комбинаций | |
SU1561097A1 (ru) | Многокомпараторное устройство обработки сигналов дл воспроизведени двоичной информации | |
SU1510006A1 (ru) | Устройство дл контрол канала цифровой магнитной записи-воспроизведени | |
KR940000681B1 (ko) | 디지탈 신호의 에러 정정회로 | |
SU680169A2 (ru) | Устройство декодировани импульсной последовательности | |
KR860002165Y1 (ko) | Mfm 디지탈 변조 회로 | |
SU1107160A1 (ru) | Способ магнитной записи сигналов двоичного кода |