SU1206782A1 - Device for decoding codes with k parity checks - Google Patents

Device for decoding codes with k parity checks Download PDF

Info

Publication number
SU1206782A1
SU1206782A1 SU833675794A SU3675794A SU1206782A1 SU 1206782 A1 SU1206782 A1 SU 1206782A1 SU 833675794 A SU833675794 A SU 833675794A SU 3675794 A SU3675794 A SU 3675794A SU 1206782 A1 SU1206782 A1 SU 1206782A1
Authority
SU
USSR - Soviet Union
Prior art keywords
coordinates
correction
error
parity
errors
Prior art date
Application number
SU833675794A
Other languages
Russian (ru)
Inventor
Валерий Владимирович Зуб
Владимир Абрамович Скрипко
Георгий Яковлевич Бугаенко
Леонид Петрович Летюк
Original Assignee
Предприятие П/Я Г-4220
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4220 filed Critical Предприятие П/Я Г-4220
Priority to SU833675794A priority Critical patent/SU1206782A1/en
Application granted granted Critical
Publication of SU1206782A1 publication Critical patent/SU1206782A1/en

Links

Landscapes

  • Error Detection And Correction (AREA)

Description

чен к первому входу узла коррекции ошибок контрол , первый выход которого соединен с управл ющим входом третьего блока приоритета, первый выход которого подключен к первому входу формировател  управл ющих сигналов,. группы входов первого, второго и третьего блоков приоритет подключены к соответствующим группам входов блока исправлени  ошибок а вторые выходы блоков приоритета подключены к входам соответствующих элементов ИЛИ первой труппы, выход которых соединены с входами соответствующих элементов ИЛИ второй групп вторые входы узла коррекции ошибок контрол  и формировател  управл ющи сигналов подключены к соответствующим вторым управл ющим входам блока исправлени  ошибок, второй выход узла коррекции ошибок контрол  соединен с третьим входом формировател управл к цих сигналов, первый выход которого подключен к третьему входу узла коррекции ошибок контрол , второму входу управл емого ключа и одному управл ющему выходу блока исправлени  ошибок, другой управл ющий выход которого подключен к второму выходу формировател  управл ющих сигналов, выходы элементов И группыIt is connected to the first input of the control error correction node, the first output of which is connected to the control input of the third priority block, the first output of which is connected to the first input of the control signal generator ,. the input groups of the first, second and third priority blocks are connected to the corresponding input groups of the error correction block and the second outputs of the priority blocks are connected to the inputs of the corresponding OR elements of the first group, the output of which is connected to the inputs of the corresponding OR elements of the second group, the second inputs of the control error correction unit and the driver signals are connected to the corresponding second control inputs of the error correction block, the second output of the control error correction node is connected to the third input The driver control unit to the Cx signals, the first output of which is connected to the third input of the control error correction node, the second input of the controlled key and one control output of the error correction unit, the other control output of which is connected to the second output of the control signaling device generator, And outputs groups

Claims (2)

1one Изобретение относитс  к цифровой вычислительной технике и может быть использовано в адаптивных устройствах измерений и дл  коррекции ошибок в передаваемой информации.The invention relates to digital computing and can be used in adaptive measurement devices and for correcting errors in transmitted information. Цель изобретени  - повьш1ение надежности работы путем корректировки двойных и тройных ошибок.The purpose of the invention is to increase the reliability of work by correcting double and triple errors. На фиг.1 приведена блок-схема устройства} на фиг.2-5 - выполнение отдельных блоков.Figure 1 shows the block diagram of the device} figure 2-5 - the execution of individual blocks. Устройство содержит накопитель 1 информации, представл ющий собой поразр дно-последовательно соединенные (п+1)-разр дных параллельных регистров , блок 2 исправлени  ошибок, дешифратор 3, блок 4 обнаружени  ошибок, состо щий из узлов 5-1-5-4 Обнаружени  ошибок в группах, узлаThe device contains information storage 1, which is bitwise connected in series (n + 1) bit parallel registers, error correction block 2, decoder 3, error block 4, consisting of nodes 5-1-5-4 errors in groups, node подключены к соответствующим первым и вторым корректирующим выходам блока исправлени  ошибок, а рретий вход управл емого ключа соединен с тактовой шиной.connected to the corresponding first and second correction outputs of the error correction block, and the third input of the controlled key is connected to the clock bus. 4. Устройство по п.2, о т л и - чающеес  тем, что каждый из N узлов анализа приоритета коррекции состоит из первой и второй групп элементов И, дополнительного элемента И и первого и второго элементов ШШ, первый и второй входы каждого элемента И первой группы элементов И соединены с соответствующими входами узла анализа приоритета коррекции, а выход - с соответствующим входом первого элемента ИЛИ и входами соответствующих элементов И второй группы элементов И, выходы элементов И второй группы подключены к соответствующим входам второго элемента ИЛИ, первьй и второй входы дополнительного элемента И соединены соответственно с выходами первого и последнего элементов И первой группы, а выходы первого и второго элементов ИЛИ и дополнительного элемента И подключены к соответству- к цим выходам узла анализа приоритета коррекции.4. The device according to claim 2, about tl and - the fact that each of the N nodes of the analysis of the priority of the correction consists of the first and second groups of elements And, an additional element And the first and second elements SH, first and second inputs of each element And The first group of elements And connected to the corresponding inputs of the node analysis of the priority of the correction, and the output with the corresponding input of the first element OR and the inputs of the corresponding elements And the second group of elements And the outputs of the elements And the second group are connected to the corresponding inputs of the second ele OR, the first and second inputs of the AND additional element are connected respectively to the outputs of the first and last AND elements of the first group, and the outputs of the first and second OR elements and the additional AND element are connected to the corresponding outputs of the correction priority analysis node. 6контрол  четности, формировател 6 parity shaping 7ошибки контролируемых разр дов, информационную шину 8, шины 9 контрольной информации, управл ющий вход7 errors of controlled bits, information bus 8, bus 9 control information, control input 10, группу входов 11-14 дешифратора 3, группу входов 15-17 блока исправлени  ошибок, первый управл ющий вход 18 блока 2, вторые управл ющие входы 19-1, 19-2 блока 2, первые10, a group of inputs 11-14 of the decoder 3, a group of inputs 15-17 of the error correction block, the first control input 18 of block 2, the second control inputs 19-1, 19-2 of block 2, the first корректирук цие выходы (шины) 20-23 и вторые корректирующие выходы (шина) 24, а также управл ющие выходы 25-1 и 25-2 блока 2 и информационный выход 26.correction outputs (buses) 20-23 and second correction outputs (bus) 24, as well as control outputs 25-1 and 25-2 of block 2 and information output 26. 1515 На фиг.2 приведена функциональна  схема дешифратора 3, который содержит N узлов 27 анализа приоритета коррекции.Figure 2 shows the functional diagram of the decoder 3, which contains N nodes 27 analysis of the priority of the correction. На фиг.3 представлено выполнение узла 27 анализа приоритета коррекции , который содержит первую группу элементов И 28, вторую группу элементов И 29, первый и второй элемен- .ты ИЛИ 30 и 31 соответственно и дополнительный элемент И 32.Figure 3 presents the execution of the node 27 analysis of the priority of the correction, which contains the first group of elements And 28, the second group of elements And 29, the first and second elements OR 30 and 31, respectively, and an additional element And 32. На фиг.4 приведена функциональна  схема блока 2 исправлени  ошибок, который содержит управл емый ключ 33. выполненный на R5 -триггере 34 и элементе И 35, первый, второй и третий блоки 36 приоритета, каждый из которых состоит из элементов И 37 и элементов НЕ-И 38, узел 39 коррек- ции ошибок контрол , состо щий из Я6-триггера 40, элемента И 41 и элемента НЕ-И 42, формирователь 43 управл ющих сигналов, выполненный на элементе И 44 и элементе ИЛИ 45, первую группу элементов ИЛИ 46, вторую группу элементов ИЛИ 47 и группу элементов И 48.Figure 4 shows the functional diagram of the error correction block 2, which contains the controllable key 33. performed on the R5 trigger 34 and AND 35, the first, second and third priority blocks 36, each of which consists of AND 37 elements and NOT elements - AND 38, control error correction unit 39, consisting of an L6-flip-flop 40, an AND 41 element and a NON-AND element 42, a control signal generator 43, performed on the AND 44 element and the OR 45 element, the first group of the OR elements 46, the second group of elements OR 47 and the group of elements And 48. На фиг.5 приведено условное изображение одного массива информации. В массиве (кадре) из hi () параллельных (и +1)-разр дных, включа  (признак четности одного сообщени , |СЛов каждый бит информации находитс  на пересечении четырех координат: столбца, строки и двух диагоналей. Лри этомFigure 5 shows the conventional image of a single array of information. In an array (frame) of hi () parallel (and +1) bits, including (a parity sign of one message, | SLAs, each bit of information is located at the intersection of four coordinates: a column, a row, and two diagonals. в каждом столбце наход тс  п информационных разр дов и один разр д четности, т.е. всего (п+1) разр дов; количество столбцов в данной координатной группе равно m ;each column contains n information bits and one parity bit, i.e. total (n + 1) bits; the number of columns in this coordinate group is m; в каждой строке наход тс  m информационных разр дов, количество строк в данной координатной группе равно п each line contains m information bits, the number of lines in a given coordinate group is n кажда  из двух диагоналей охватывает °(м+1) разр д, количество диагоналей в каждой из координатных групп одного направлени  равно Ш .each of the two diagonals covers ° (m + 1) bit, the number of diagonals in each of the coordinate groups of one direction is equal to Ш. На фиг.5 изображены:Figure 5 shows: группа координат признаков четности по столбцам а, , ..., а ;the group of coordinates of parity signs by columns a,, ..., a; группа координат признаков четности по строкам , , ..., }„ ,the group of coordinates of the parity attributes by rows,, ...,} „, группа координат признаков четности на первой диагонали Ь, , ...,Ьthe group of coordinates of parity signs on the first diagonal b,,, ..., b группа координат признаков четности по второй диагонали с, ,...,сthe group of coordinates of the parity signs along the second diagonal with,, ..., with Через kg , kg , k обозначены соответственно признаки четности контрольных разр дов.Kg, kg, k denote the parity signs of the check bits, respectively. Устройство дл  декодировани  кодов с k проверками на четность работает следующим образом (фиг.1).A device for decoding codes with k parity checks works as follows (FIG. 1). O 5 0 O 5 0 5 о 5 o 5five 00 5five Сообщени  текущего момента (кад- ра) информации поступают на вход 8 и запоминаютс  в накопителе 1 информации , а также поступают в узел 6 контрол  четности, в котором реализуетс  контроль четности по строкам.The messages of the current moment (frame) of information are received at the input 8 and stored in the information storage device 1, as well as into the parity check node 6, in which the line parity control is implemented. Контрольна  информации о четности, полученна  на передающей стороне, поступает по шинам 9 в узлы 5 обнаружени  ошибок в группах и запоминаетс  в них.The parity check information received at the transmitting side is transmitted via buses 9 to the error detection nodes 5 in the groups and stored in them. После приема текущего кадра информации на управл ющий вход 10 поступает сигнал, по которому узел 6 начинает проверку на четность под- ,групп разр дов в группах контрол  столбцов и двух групп диагоналей, разр ды которых подключены к сигнальным входам узла 6. Результаты этого контрол , а также построчной проверки поступают на входы узлов 5-1, 5-2, 5-3, 5-4 обнаружени  ошибок в группах.After receiving the current frame of information, control input 10 receives a signal that node 6 starts the parity check for sub-, bit groups in the control groups of columns and two diagonal groups, the bits of which are connected to the signal inputs of node 6. The results of this control, as well as line-by-line testing, they are fed to the inputs of the node 5-1, 5-2, 5-3, 5-4, error detection in groups. После окончани  проверки инфор-: мации, хран щейс  в накопителе 1, узел 6 формирует сигнал, который с его выхода поступает на другие входы узлов 5, которые при этом подают на входы узла 6 контрольную информацию, после проверки которой узел 6 выдает признаки четности этой информации на соответствующие узлы 5. Затем формируетс  управл ющий сигнал на выходе 18 блока 4, который поступает в блок 2 и разрешает его работу.After completing the check of information stored in drive 1, node 6 generates a signal, which from its output goes to other inputs of nodes 5, which then feed control inputs to node 6, after checking which node 6 produces parity signs of this information to the corresponding nodes 5. Then, a control signal is formed at the output 18 of block 4, which enters block 2 and enables its operation. Результаты поразр дного сравнени  подгрупп в группах с выходов узла 5 поступают в группу входов 11-14 дешифратора 3, который анализирует эти сигналы и формирует на выходах сигналы приоритета коррекции, поступающие на входы 15-17 блока 2 исправлени  ошибок. Блок 2 по этим сиг налам формирует сигналы коррекции, которые подаютс  с выходов 27 в накопитель 1 дл  исправлени , соответствующего бита информации текущего кадра, а также с выходов 20-23 на входы узлов 5 дл  исправлени  признаков четности в подгруппах, соответ ствующих исправленному в накопителе 1 биту информации.The results of one-by-one comparison of the subgroups in the groups from the outputs of node 5 enter the group of inputs 11-14 of the decoder 3, which analyzes these signals and generates correction priority signals at the inputs to the inputs 15-17 of the error correction unit 2. Block 2 generates correction signals from these signals from outputs 27 to drive 1 for correction, the corresponding bit of the current frame information, as well as from outputs 20-23 to inputs of nodes 5 for correcting parity signs in the subgroups corresponding to the corrected drive. 1 bit of information. При обнаружении ошибки четности в контрольных группа, формируетс  сигнал на соответствующих выходах узлов 5 и поступает на входы формировател  7, который формирует на вьWhen a parity error is detected in the control group, a signal is formed at the corresponding outputs of the nodes 5 and is fed to the inputs of the driver 7, which forms ходах признаки ошибки контрольных разр дов, а также ошибки в трех группах контрольных разр дов, которые поступают на входы 19 блока 2.In the course of the test, signs of an error of control bits, as well as errors in the three groups of test bits, which are fed to the inputs 19 of block 2. После окончани  коррекции блок 2 формирует на выходах 35 сигналы управлени , которые поступают на вход сброса блока 4 и возвращают его в исходное состо ние, а также на управл ющий вход накопител  1, в кото- 10 нат d, bj, с, . ром записываетс  признак нормальной коррекции или коррекции при нарушении четности по трем контрольным группам, после чего текущий кадрAfter completion of the correction, block 2 generates control outputs at outputs 35, which are fed to the reset input of block 4 and return it to the initial state, as well as to the control input of accumulator 1, in which 10 nat d, bj, s,. rum is recorded as a sign of normal correction or correction in case of parity violation in three control groups, after which the current frame ной ошибке в проверочных разр дах осуществл ют ложную коррекцию.Noise error in check bits performs a false correction. Допустим, что с ошибками прин ты контрольные разр ды, которые форми- j руют сигналы ложной ошибки по трем координатам (Jj j что соответ ствует точке 1. По этим координатам выполн етс  ошибочна  коррекци  бита в точке 1, после чего ошибки коорди« 2 } снимаютс  и на дальнейшую коррекцию они не вли ют. При этом такому кадру присваиваетс  приз нак ошибочной коррекции.Suppose that, with errors, the control bits are received, which generate false error signals in three coordinates (Jj j, which corresponds to point 1. By these coordinates, an erroneous bit correction is performed at point 1, after which the coordinate errors are 2} they are removed and they are not affected by further correction, and a prize of an erroneous correction is assigned to such a frame. Допустим, что потер но, полноеAssume that lost but full информации подаетс  на выход 26 уст- 15 сообщение, точки 3 на фиг.5. .В этомThe information is fed to the output 26 of the set-15 message, point 3 in FIG. .In that ройства.roystva По сним метод обнаружени  ошибок с помощью схемы (фиг.5), где группы координат признака четности по столбцам о, ,2, ..., а , по первой диагонали Ь, , Ь , ...,Ьи) , по второй диагонали с, , Cj , ..,,„ и по строкам (, , dj ,.. ., J .. При этом биты информации наход тс  в точслучае коррекци  осуществл етс  по координатам Ъ , с и J . Координата J периодически по ходу восстановлени  сообщени  измен ет свое состо - 20 кие (ошибка-нет ошибки) и тем самым способствует восстановлению потер нного сообщени .According to the method of error detection using the scheme (figure 5), where the groups of coordinates of the parity attribute are in columns o, 2, ..., a, on the first diagonal b,, b, ..., b), on the second diagonal with,, Cj, .. ,, „and in the lines (,, dj, ...., J .. In this case, the information bits are in the case of correction carried out along the coordinates of b, c and J. The coordinate J is periodically along the recovery a message changes its state - 20 cues (error-no error) and thereby contributes to the recovery of a lost message. Допустим, что прин та ошибочно комбинаци  битов в точках 4-7. ПриSuppose that a combination of bits is received at points 4-7 in error. With ках пересечени  четырех координат, 25 этом координаты а ,Jj,,b,, q со- приэнаки четности координат обведены держат компенсирующие ошибки, которые кружками, признаки четности контрольных разр дов обозначены kg , Ц, At the intersection of four coordinates, 25 the coordinates a, Jj, b, q, of the co-parsers of the parity of the coordinates are circled, which contain compensating errors, which are circled, signs of the parity of the check digits are denoted by kg, C, они не обнаруживают, индекс ошибок в точках 4 и 7 обнаруживаютс  коорди- Контрольные разр ды группы коорди- натами Рб Hag,c, . нат а признака четности не содержат, 30 Допустим, что коррекци  начина- они контролируютс  группами коорди- етс  с точки 4, при, ее коррекции нат Ь , с , J . Массив информации со- сбрасываютс  сигналы ошибок по коор- держит m слов по М +1 разр ду каждое, динатам а ,с и формируютс  сигна- включа  признак четности сообщени . лы ошибок по координатам J, и bg , При этом группа координат cJ содержит что позвол ет обнаружить ошибки в по ш разр дов и число таких координат в группе равно h . Координаты групп диагоналей содержат по и +1 разр ду, а их число равно т.they do not detect, the error index at points 4 and 7 are detected by the coordinates of the control bits of the coordinates of the coordinates of the RB Hag, c,. There are no parity signs, 30 Suppose that the corrections are started — they are controlled by the groups coordinated from point 4, while its correction is nat b, c, j. The array of information is reset, the error signals are reset by coordinating m words by M + 1 bit each, dinates a, c, and signals are generated including the parity of the message. errors in the coordinates of J, and bg. In this case, the group of coordinates cJ contains what makes it possible to detect errors in the раз bits and the number of such coordinates in the group is equal to h. The coordinates of the diagonal groups contain 1 and 1 bit, and their number is m. Допустим, что с ошибкой прин т 40 бит информации, который на фиг.5 обозначен точкой 1 и обведен кружком. Тогда признаки ошибок формируютс  по коорди11атам: Oj , г з i Assume that 40 bits of information are received with an error, which in Figure 5 is indicated by a dot 1 and circled. Then signs of errors are formed according to the coordinates: Oj, g i i По этим признакам корректируетс  бит 45 позвол ют корректировать прин тую точки 1, а также соответствукщие при- ошибочную комбинацию, знаки и сигналы ошибок координат: Og, снимаютс .By these signs, bit 45 is adjusted, which allows to correct the received points 1, as well as the corresponding combination of error, signs and coordinate error signals: Og, are removed. точках 5 и 6, которые корректируютс  аналогично.points 5 and 6, which are adjusted similarly. В примере рассмотрен принцип устранени  компенсированных ошибок.The example describes the principle of eliminating compensated errors. Допустим, что прин та с ошибкой комбинаци  точек 8-11. В этом сутучае координаты ад , а , Ь, , с , J; J ошибок не обнаруживают, а ошиб .Ь,Assume that a combination of points of 8-11 is received with an error. In this muddled coordinates hell, a, b, c, j; J errors are not detected, but err. ки по координатам с g , Cjki coordinates with g, Cj ЛL Устройство не корректирует комбинацию ошибок, если они располагаютс  в вершинах квадрата.The device does not correct the combination of errors if they are located at the vertices of the square. Допустим, что с ошибкой прин ты контрольные разр ды в двух группах координат J и 1 и при этом формируютс  ложные сигналы ошибок координат а 4 и Ь , точка Suppose that, with an error, the check bits are received in two groups of coordinates J and 1, and at the same time false signals of coordinate errors a 4 and b are formed, the point 2. При этом условии устройство не корректирует массивов информации, так как отключаетс  третий блок 36 приоритетов.2. Under this condition, the device does not adjust the information arrays, since the third priority block 36 is turned off. Известные корректирующие коды, в том числе и циклические, даже при од Known correction codes, including cyclic codes, even with нат d, bj, с, nat d, bj, s, ной ошибке в проверочных разр дах осуществл ют ложную коррекцию.Noise error in check bits performs a false correction. Допустим, что с ошибками прин ты контрольные разр ды, которые форми- руют сигналы ложной ошибки по трем координатам (Jj j что соответствует точке 1. По этим координатам выполн етс  ошибочна  коррекци  бита в точке 1, после чего ошибки коорди« 2 } снимаютс  и на дальнейшую коррекцию они не вли ют. При этом такому кадру присваиваетс  признак ошибочной коррекции.Suppose that, with errors, the test bits are received, which generate false error signals in three coordinates (Jj j, which corresponds to point 1. These coordinates result in an erroneous bit correction at point 1, after which the errors of coordinate 2) are removed and they do not affect the further correction, and the sign of an erroneous correction is assigned to such a frame. Допустим, что потер но, полноеAssume that lost but full случае коррекци  осуществл етс  по координатам Ъ , с и J . Координата J периодически по ходу восстановлени  сообщени  измен ет свое состо - кие (ошибка-нет ошибки) и тем самым способствует восстановлению потер нного сообщени .In the event of a correction, it is carried out along the coordinates b, c and j. Coordinate J periodically during the recovery of a message changes its state (error — no error) and thereby contributes to recovery of a lost message. Допустим, что прин та ошибочно комбинаци  битов в точках 4-7. ПриSuppose that a combination of bits is received at points 4-7 in error. With они не обнаруживают, индекс ошибок в точках 4 и 7 обнаруживаютс  коорди натами Рб Hag,c, . Допустим, что коррекци  начина- етс  с точки 4, при, ее коррекции сбрасываютс  сигналы ошибок по коор- динатам а ,с и формируютс  сигна- лы ошибок по координатам J, и bg , что позвол ет обнаружить ошибки в they do not detect an error index at points 4 and 7 are detected by the coordinates of Pb Hag, c,. Suppose that the correction starts from point 4, when its corrections the error signals are reset along the coordinates a, c, and the error signals are generated along the coordinates J, and bg, which allows detecting errors in точках 5 и 6, которые корректируютс  аналогично.points 5 and 6, which are adjusted similarly. В примере рассмотрен принцип устранени  компенсированных ошибок.The example describes the principle of eliminating compensated errors. Допустим, что прин та с ошибкой комбинаци  точек 8-11. В этом сутучае координаты ад , а , Ь, , с , J; J ошибок не обнаруживают, а ошиб .Ь,Assume that a combination of points of 8-11 is received with an error. In this muddled coordinates hell, a, b, c, j; J errors are not detected, but err. ки по координатам с g , Cjki coordinates with g, Cj ЛL позвол ют корректировать прин тую ошибочную комбинацию,  allow to correct the accepted error combination, распределени  distribution Устройство не корректирует комбинацию ошибок, если они располагаютс  в вершинах квадрата.The device does not correct the combination of errors if they are located at the vertices of the square. Веро тность Р , М по влени  событи  4 раза при N т-и независимых опытах, в каждом из которых веро тность по влени  событи  Р; 10 определ етс  формулой биноминальногоThe probability of P, M of occurrence of an event 4 times with N t and independent experiments, in each of which the probability of occurrence of an event P; 10 is determined by the formula of the binomial ени  eni „ t -v и-4 Pv.N NpiS; )„T -v and-4 Pv.N NpiS; ) .где ( (1-р).. Where ((1-p). ejLejL nm-i й-1 tt-t n-t m-tnm-i th-1 tt-t n-t m-t illill n-m П-м a-mnm II m am Фиг.гFigg ««sc:““ Sc: П П1P P1 ЯI 1515 Vt Фт.ЗVt Ft.Z ЛL к-г ZS-1KG ZS-1 ФигЧFigh с С1 С2 СЭ СЧ С5 С6 С7 С8 СЗ СЮ Ст. ДЬ Ъ1 Ьг W & Ь51}6 Ъ7 Ъ8 ЬЗ ЫО Ът.from C1 С2 СЭ СЧ С5 С6 С7 С8 СЗ СЮ Art. Bbl lg w & B51} 6 b7 b8 b3 hw b. // Сц Cs С6 С7 Св СзSc Cs C6 C7 St Sz Фмг.5Fmg.5 С1 CzC1 Cz
SU833675794A 1983-12-13 1983-12-13 Device for decoding codes with k parity checks SU1206782A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833675794A SU1206782A1 (en) 1983-12-13 1983-12-13 Device for decoding codes with k parity checks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833675794A SU1206782A1 (en) 1983-12-13 1983-12-13 Device for decoding codes with k parity checks

Publications (1)

Publication Number Publication Date
SU1206782A1 true SU1206782A1 (en) 1986-01-23

Family

ID=21094080

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833675794A SU1206782A1 (en) 1983-12-13 1983-12-13 Device for decoding codes with k parity checks

Country Status (1)

Country Link
SU (1) SU1206782A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 696466, кл. G U6 F 11/08, 1979. Авторское свидетельство СССР № 474844, кл. G 11 С 7/00, 1974. Авторское свидетельство СССР К 428385, кл. G 06 F 11/00, 1974. Авторское свидетельство СССР № 451084, кл. G 06 F 11/10, 1972. *

Similar Documents

Publication Publication Date Title
US4077028A (en) Error checking and correcting device
US5754566A (en) Method and apparatus for correcting a multilevel cell memory by using interleaving
US4993028A (en) Error detection and correction coding
US5457702A (en) Check bit code circuit for simultaneous single bit error correction and burst error detection
CA1179060A (en) Semiconductor memory device
GB2216690A (en) Error detecting/correction
JPS6250943A (en) Memory device
EP0147336A2 (en) Error correcting and detecting system
US4805173A (en) Error control method and apparatus
EP0793174A3 (en) Error detection and correction method and apparatus for computer memory
US5761221A (en) Memory implemented error detection and correction code using memory modules
JPH0760394B2 (en) Error correction / detection method
SU1206782A1 (en) Device for decoding codes with k parity checks
JPH01112826A (en) Data transmission testing device
SU1149263A1 (en) Device for detecting and correcting errors
JPH03147041A (en) Error correction system
JPH06230990A (en) Method and apparatus for discrimination and correction of error of code
SU940160A1 (en) Device for checking and correcting information
SU1231503A1 (en) Device for correcting code combination errors in information storage and transmission systems
SU1411834A1 (en) Self-check memory
JPS638676B2 (en)
JP2578762B2 (en) Error correction code generator
SU788180A1 (en) Error-detecting and correcting storage
SU702410A1 (en) Read-only memory
SU1029230A2 (en) Device for checking memory error correcting units