SU1202014A1 - Цифровой генератор синусоидальных сигналов - Google Patents

Abstract

ЦИФРОВОЙ ГЕНЕРАТОР СИНУСОИДАЛЬНЫХ СИГНАЛОВ, содержащий последовательно соединенные генератор импульсов, преобразователь код частота и счетчик, выходы которого .поразр дно подключены к соответствующим входам формировател  синусоидального сигнала, блок установки частоты, выходы которого поразр дно подключены к соответствующим управл ющим входам преобразовател  код - частота, отличающийс   тем, что, с целью расширени  диапазона частот генерируемого сигнала , в него введен преобразователь кода, входы которого поразр дно подключены к соответствующим выходам блока установки частоты, при этом счетчик вьшолней в виде реверсивного счетчика с управл емым числом разр дов, управл ющие входы ко- . торого поразр дно подключены к соотi ветствующим выходам преобразовател  кода. (Л

Description

ю

о to

о

и Изобретение относитс  к радиотехинке и может быть использовано в качестве источника гармонического сигнала, а также в вычислительной технике дл  получени  кодов, измен ю щихс  по синусоидальному закону. Цель изобретени  - расширение диа пазона частот генерируемого сигнала. На фиг.1 изображена структурна  схема предложенного цифрового генератора синусоидальных сигналов,на фиг.2 - схема реверсивного счетчика с управл емым числом разр дов; на фиг.З - схема преобразовател  кода; на фиг.4 и 5 - эпюры, по сн ющие принцип действи  предложенного цифрового генератора синусоидальных сигналов. Цифровой генератор синусоидальных сигналов содержит генератор 1 импульсов , преобразователь 2 код - час тота, блок 3 установки частоты, реверсивный счетчик 4 с управл емым числом разр дов, и преобразователь 5 кода, содержащий элементы И з фор мирователь 6 синусоидального сигнала . Формирователь 6 содержит дешифратор 7, цифроаналоговый преобразователь 8, фильтр 9. Реверсивный счетчик 4 фиг.21 содержит ЗК-триггер 10, элемент 2 х X 2И-ИЛИ 11, элемент 2И-НЕ 12, дешиф ратор импульсов Перенос 13, дешифратор импульсов Заем переноса,14, элемент 2ИЛИ 15, триггер 16 знака реверса, элемент И 17. , Цифровой генератор синусоидальных сигналов работает следующим образом. Стабильные по Частоте следовани  импульсы с выхода генератора 1 посту пают на вход преобразовател  2, частота следовани  импульсов на выходе которого измен етс  по линейному закону в зависимости от значени  дво ичного кода, поступающего на входы с блока 3. Выходные импульсы преобразовател  2 непрерьшно тактируют реве сивный счетчик 4 с управл емым число разр дов от О до заполнени  единицами и затем обратно. Число разр дов реверсивного счетчика 4 в зависимости от управл ющего кода может изме-.. н тьс  от 1 до 4К. Управл ющий код в виде логических потенциалов поступает на одни из входов элементов 2И-НЕ 12, включенных между выходами элементов 2 X 2И-ИЛИ П и 3 К-триг геров 10 последующих реверсивных разр дов. Изменение состо ни  ЗК-три гера 10 последующего реверсивного разр да происходит либо под воздействием импульса, поступающего с предыдущего разр да через элемент 2И-НЕ 12, при наличии разрешающего потенциала на его управл ющем входе, т.е. уровн  логической 1, либо под воз действием тактовых импульсов, поступающих на вход синхронизации ЗК-триггера 10 при наличии запрещающего логического уровн  на его управл ющем входе, т.е. уровн  логического О. Такое зшравление разр дностью реверсивного счетчика 4 обеспечивает изменение частоты следо вани  импульсов на выходе его разр да в 2 раза меньше частоты следовани  импульсов, поступающих через элемент 2И-НЕ 12, либо в 2 раза меньше частоты следовани  тактовых импульсов , поступающих на вход синхронизации . Код соответствующей структу ры дл  управлени  разр дностью реверсивного счетчика 4 формируетс  следующим образом. Число К старших разр дов двоичного кода управлени  частотой,на выходе преобразовател  2 поступает на вход преобразовател  5 кода, как следует из функциональной схемы, приведенной на фиг.З, образует на его выходах код такой структуры, что по вление логичес- кой 1 в одном или нескольких старших разр дах кода управлени  преобразователем 2 образует на соответствующих выходах преобразовател  5 кода и на соответствующих входах управлени  разр дностью реверсивного счетчика 4 уровн  логического О, включа  последний, на вход которого поступил уровень логической 1, и уровн  логической 1 на всех последующих старших разр дах кода управлени  разр дностью реверсивного счетчика 4. Таким образом, с увеличением значени  двоичного кода на управл ющем входе преобразовател  2 частота следовани  импульсов на его выходе увеличиваетс , увеличиваетс  число логических на управл ющем входе реверсивного счетчика 4, вследствие чего уменьшаетс  его разр дность (число младших разр дов ) и врем  заполнени  информационной емкости реверсивного счетчика 4 импульсами, поступающими на вход синхронизации. Это приводит к повышению частоты синусоидального сигнала на выходе устройства и, наоборот. с уменьшением значени  двоичного кода на управл пощем входе преобразовател  код - частота 2 частота сл довани  импульсов на его выходе уме шаетс , уменьшаетс  число логически О на управл ющем входе реверсивного счетчика 4, вследствие чего его разр  ность увеличиваетс , увеличиваетс  врем  заполнени  его информационной емкости импульсами, поступающими на вход синхронизации,что приводит к по жению частоты синусоидального сигна ла на выходе устройства. На фиг.4 представлены осциллограммы импульсов и форма напр жений при наличии уровн  логической 1 на всех управл ющих входах элементов 2И-НЕ 12 реверсивного счетчика 4 при числе разр дов четыре: 4а и 5а - на входе синхронизации 1К-тр геров 10 реверсивных разр дов; выходе первого разр да; 46 - на выходе второго разр да; 4г - на выходе третьего разр да; А - на вы ходе четвертого разр да; 4е. - на вы ходе цифроаналогового преобразовател  8; 4ж- на выходе фильтра 9, На фиг. 5 представлены осциллограммы импульсов и форма напр жений при наличии уровн  логического О на управл ющем входе первого разр да и уровн  логической 1 на остальных управл ющих входах реверсивного счетчика 4: 5 й - на выходе первого и второго разр дов; 5В - на выходе третьего разр да; 5 - на выходе четвертого разр да; 5 - на выходе цифроаналогового преобразовател  8; 5д- на выходе фильтра 9. , Двоична  информаци  реверсивного счетчика 4 поразр дно поступает на соответствующие входы дешифратора 7 функционального преобразовател ). За полный цикл реверсировани  проис ходит преобразование двоичной информации реверсивного счетчика 4 в значение функции в пределах изменени  ее аргумента от О до 180 э Дво ичном коде, т.е. производитс  стзгпе чата  аппроксимаци  синусоиды, Ко14 личество точек аппроксимации определ етс  числом разр дов реверсивного счетчика 4, на вход управлени  которых поступил уровень .логической I, следовательно измен   дискретность изменени  двоичного кода, можно измен ть число точек аппроксимации синусоиды и тем самым частоту синусоидального сигнала на выходе устройства . Частота генерируемых синусоидальных сигналов на вьгкоде устройства определ етс  следующим выражением: вых 2(2-1) , функци  управлени  преобразователем 2; частота следовани  импульсов на выходе генератора I; k - число разр дов реверсивного счетчика 4. Из сопоставлени  выражений дл  значени  выходной частоты прототи- па и предлагаемого устройства следует , что расширение диапазона генерируемых: синусоидальных сигналов происходит за счет изменени  в знаменателе выражени  2 числа разр - дов реверсивного счетчика 4). При этом максимальное значение выходной частоты определ етс  быстродействием цифроаналогового преобразовател  8 при минимальном числе разр дов реверсивного счетчика 4, а минимальное значение выходной частоты - неискаженной формой синусоидального сигнала на выходе устройства при максимальном числе разр - дов реверсивного счетчика 4, в отличие от прототипа, где максимальное значение вьгходной Чс1стоты определ етс  максимально возможным значе нием входной частоты с учетом быстродействи  цифроаналогового преобразовател  8 при данном числе разр дов реверсивного счетчика 4, а минимальное значение выходной | частоты - неискаженной формой сигнала на выходе устройства также при данном числе разр дов.

От блока уст. К Ul синусоиды щжтопм

Фиь1

1

т

. « I

I г

« V а

51

iri

11 i м I t I И i 11 f I { I п и I м м м

8 S г

IГ

9

I , г

1 И I I I П I 1 I 1 I I I И И n ri М I I J I

-i

Фиг. 5

Claims (1)

1. ( 54)( 57) ЦИФРОВОЙ ГЕНЕРАТОР СИНУСОИДАЛЬНЫХ СИГНАЛОВ, содержащий последовательно соединенные генератор импульсов, преобразователь код» частота и счетчик, выходы которого поразрядно подключены к соответствующим входам формирователя синусоидального сигнала, блок установки частоты, выходы которого поразрядно подключены к соответствующим управляющим входам преобразователя код - частота, отличающийс я тем, что, с целью расширения диапазона частот генерируемого сигнала, в него введен преобразователь кода, входы которого поразрядно подключены к соответствующим выходам блока установки частоты, при этом счетчик выполней в виде реверсивного счетчика с управляемым числом разрядов, управляющие входы которого поразрядно подключены к соответствующим выходам преобразователя кода.