SU1198761A1

SU1198761A1 - "уctpoйctbo taktoboй cиhxpohизaции peгehepatopa (2 +1)-уpobheboгo цифpoboгo бипoляphoгo cигhaлa"

Info

Publication number: SU1198761A1
Application number: SU833603859A
Authority: SU
Inventors: Nikolaj F Bezmaternykh
Original assignee: Nikolaj F Bezmaternykh
Priority date: 1983-06-09
Filing date: 1983-06-09
Publication date: 1985-12-15

Description

Изобретение относится к электросвязи и может быть использовано в цифровых системах передачи с многоуровневыми сигналами.

Цель изобретения - повышение точности синхронизации, а также упрощение устройства путем исключения блоков.

На фиг. I Приведена структурная электрическая .схема устройства тактовой синхронизации?· регенератора (2-η+Ι )-уровневого цифрового биполярного сигнала; на фиг. 2 - электрическая схема формирователя порогового напряжения; на фиГ'3’3 - временные диаграммы, поясняющие работу устройства.

Устройство тактововй синхронизации регенератора (2п+1)-уровневого цифрового биполярного сигнала содержит преобразователь 1 биполярного сигнала в однополяный, ограничитель 2 сигнала снизу, дополнительные ограничители 3 и 4 сигнала снизу, блок 5 задержки, формирователь 6 порогового напряжения, (п-1)-й дополнительный ограничитель 7 сигнала снизу, фильтр 8, фазовращатель 9 и формирователь 10 последовательности тактовых импульсов. Формирователь 6 порогового напряжения состоит из резисторов 1 I -13.

Устройство тактовой синхронизации регенератора (2п+1)-уровневого цифрового биполярного сигнала (для случая η = 3) работает следующим образом .

Входной сигнал (фиг. За) поступает на вход преобразователя 1 (фиг.1),. в котором осуществляется преобразование (2п+1)- уровневого цифрового биполярного сигнала в однополярный сигнал (фиг. Зб), который затем поступает на объединенные входы блока 5 задержки, ограничителя 2 и дополнительных ограничителей 3 и 4.

Если входной сигнал имеет единичную амплитуду (позиции 1¹, 5' , 7',

11¹ , 13¹ на фиг. 3), то он не проходит на выход ограничителя 2 и дополнительного ограничителя 3, так как ограничитель 2 имеет порог ограничения 0порч » соответствующий уровню два, а дополнительный ограничитель 3 имеет порог ограничения И пор 2. » ^со“ ответствующий уровню три. Выходные токи ограничителя 2 и дополнительного ограничителя 3, равные току логического нуля, протекая по резистору

1198761 а

13, создают на нем падение напряжения, равное пороговому уровню один (0,7 единичной амплитуды) (п-1)-го дополнительного ограничителя 7. В результате ограничения снизу на уровне 0,7 импульса единичной амплитуды, прошедшего с выхода преобразователя 1 через блок 5 задержки на сигнальный вход (п-1)-го дополнительного Ιθ ограничителя 7, на его выходе появляется сигнал (фиг. Зе), соответствующий вершине импульса с единичной амплитудой.

При появлении на входах ограничи15 теля 2 и дополнительного ограничителя 3 импульса удвоенной амплитуды (позиции 3 6 ', 9 12 14^г на фиг. 3) на выходе дополнительного ограничителя 3 по-прежнему присутству2θ ет потенциал логического нуля, а на выходе ограничителя 2 появляется потенциал логической единицы (фиг. Зв). Через резистор 13 в этом случае протекает ток логической единицы огра25 ничителя 2 и ток логического нуля · дополнительного ограничителя 3. Приращение суммарного тока , равное разности 3^(1)-3^(0 токов логической единицы и логического нуля ₃₀ ограничителя 2, вызывает приращение напряжения в точке А на величину ДО . Путем выбора номиналов резисторов II - 13 находят такое, приращение, которое обеспечивает пороговое напряжение на управляющем входе (п-1)-го дополнительного ограничителя 7, равное 0,7-0,8 импульса удвоенной- амплитуды (фиг. Зд). В результате этого на выходе (п-1)~го дополнительного ограничителя 7 появ40 ляется сигнал, также соответствующий вершине импульса.

Если на входах ограничителя 2 и доцолнительного ограничителя 3 появляется сигнал утроенной амплитуды (позиции 4¹ , 8¹, 10’ на фиг. 3), то на их выходах появляется потенциал логической единицы (фиг. Зв, г ) и суммарный ток через резистор 13 полу₅θ чает приращение 2 д 3, равное

Это приращение суммарного тока вызывает приращение напряжения в точке А на величину 2д I! . Пороговое напря55 жение на управляющем входе (п-1)-го дополнительного ограничителя 7 становится равным 0,7-0,8 импульса утроенной амплитуды, что обеспечивает

И появление на выходе (п-1)-го дополнительного ограничителя 7 вершины импульса утроенной амплитуды.

При поступлении через блок 5 задержки выходного сигнала преобразователя 1 на сигнальный вход (п-1)-го дополнительного ограничителя 7 и порогового напряжения на управляющий вход (π-Ι)--γο дополнительного ограничителя 7, на.выходе последнего, формируется сигнал (фиг. Зе ), в -котором паразитные амплитудная, и фазовая модуляции сведены до минимума.

Сигнал с выхода (п-1)-го дополнительного ограничителя 7 через фильтр 8, фазовращатель 9 и формирователь 10 поступает на выход устройства тактовой синхронизации регенератора (2п+1)-уровневого цифрового биполярного сигнала.

Принцип работы устройства тактовой синхронизации регенератора (2п+

1)-уровневого биполярного сигнала при 2п+1 уровнях для η ? 3 аналогичен описанному. Импульс с амплитудой ι, где ΐ < η, попадая на вход ограничителя 2 и входы дополнительных огра98761 .ничителей 3 и 4, количество которых составляет п-2, вызывает появление токов логической единицы йа выходах (ΐ-1) ограничителей в том числе и ограничителя 2. Эти токи, суммируясь на резисторе 13, создают пороговое напряжение на управляющем входе (п-1)-го дополнительного ограничителя 7, равное 0,7 - 0,8 импульса с амплитудой ϊ. В результате ограничения снизу по этому уровню импульса с амплитудой ϊ, пришедшего через блок 5 задержки на сигнальный вход (η—1)— го дополнительного ограничителя 7, на его выходе появится импульс, соответствующий вершине импульса с амплитудой ΐ.

Предлагаемое устройство тактовой синхронизации регенератора (2п+1)~ уровневого цифрового биполярного сигнала позволяет повысить, точность синхронизации путем уменьшения фазовых искажений, вносимых при обработке сигнала, а также упростить аппаратуру и уменьшить на 15-20% потребляемую мощность электропитания.

Claims

(57 Устройство тактовой синхронизации РЕГЕНЕРАТОРА (2п+1)-УРОВНЕВОГО ЦИФРОВОГО БИПОЛЯРНОГО СИГНАЛА, содержащее последовательно соединенные фильтр, фазовращатель й формирователь последовательности тактовых импульсов, последовательно соединенные преобразователь биполярного сигнала в однополярный и ограничитель сигнала снизу, а также п-1 дополнительных ограничителей сигнала снизу и блок задержки, вход которого подключен к выходу преобразователя биполярного сигнала в однополярный, а вход преобразователя биполярного сигнала в однополярный и выход формирователя последовательности тактовых импульсов явдяются соответственно входом и выходом устройства, отличающееся тем·, что, с целью повышения точности синхронизации, а также упрощения устройства путем исключения блоков, в него введен формирователь порогового напряжения, при этом объединенные входы п-2 дополнительных ограничителей сигнала снизу подключены к выходу преобразователя биполярного сигнала в однополярный, выходы ограничителя сигнала снизу и п-2 дополнительных ограничителей сигнала снизу подсоединены к соответствующим входам формирователя порогового напряжения, выходы' блока задержки и формирователя порогового напряжения подсоединены соответственно к сигнальному и управляющему входам (η-1)-го дополнительного ограничителя сигнала снизу, выход которого подсоединен к входу фильтра.