SU1195467A1 - Устройство синхронизации сигнала несущей частоты - Google Patents

Abstract

УСТРОЙСТВО СИНХРОНИЗАЦИИ СИГНАЛА НЕСУЩЕЙ ЧАСТОТЫ, содержащее, объединенные по входу устройства первый блок выборки и хранени  сигнала, блок вьщелени  сигнала тактовой частоты и преобразователь по Гильберту, выход которого, подключен к первому входу второго блока выборки и хранени  сигнала, к второму входу которого , а также к второму входу первого блока выборки и хранени  сигнала подключен выход блока выделени  сигнала тактовой частоты, при этом выходы первого и второго ,блоков выборки и хранени  сигналов, а также вькоды блока пам ти синусов-косинусов подключены к входам предварительного демодул тора, выходы которого подключены к входам решающего блока, первый и второй выходы которого  вл ютс  выходами устройства, а третий выход через усредн ющий блок подключен к входу накопительного элемента , отличающеес  тем, что, с целью повышени  помехоустойчивости при скачкообразном изменении фазы колебани  несущей частоты, введены сумматор, вычислитель квадратической ошибки и блок определени  скачка фазы, к первому и второму входам которого подключены соответственно выход блока выделени  сигнала тактовой частоты и выход вычислител  среднеквадратической ошибки, к входам которого подключены выходы решающего блока и предварительного демодул тора , при этом к входу блока пам ти синусов-косинусов подключен выход сумматора, к первому и второму входам которого подключены выходы накопительного элемента и блока определени  скачка фазы, содержащего S элемент пам ти дискретных значений фаз, выходы которого подключены к (Л первой группе входов коммутатора, к второй группе входов которого подключены выходы счетчика, при этом выход делител  частоты ;подключен к первому входу накопительного сумматора непосредственно и через элемент задержки к первому входу элемента совпадени , выход которого :С подключен к входу счетчика, а к втоСП рому входу элемента совпадени  подN b ключен выход компаратора, к первому о: и второму входам которого подключе | ны соответственно выходы порогового элемента и накопительного сумматора вьшолненного в виде последовательно соединенных многоотводной линии задержки , многовходового cywiarbpa и блока выборки и хранени  сигнала, второй вход и выход которого  вл етс  соответственно первым входом и выходом накопительного сумматора, вторым входом которого и вторьш входом блока определени  скачка фазы  вл етс  вход многоотводной линии за

Description

держки,причем вход делител  частоты и вы- но первым вхолом и выходом блока опреде.ход коммутатора  вл етс  соответствен1195467

лени  скачка фазы.

Изобретение относитс  к электросв зи и может использоватьс  дл  выделени  колебани  несущей частоты в системах передачи данных с многопозиционными сигналами фазовой модул цией ОФМ, амплитудно-фазовой модул цией АФМ, амплитудной модул цией и одной боковой полосой AM ОБП.

Цель изобретени  - повьшение помехоустойчивости при скачкообразном изменении фазы колебаний несущей частоты.

На чертеже представлена структурна  электрическа  схема устройства синхронизации сигнала несущей частоты .

Устройство синхронизации сигнала несущей частоты содержит первый и второй блоки 1, 2 выборки и хранени  сигнала, преобразователь- 3 по Гильберту , блок 4 вьщелени  сигнала тактовой частоты,предварительный демодул тор 5, решающий блок 6, усредн ющий блок 7, накопительный элемент 8, блок 9 пам ти синусов-косинусов, сумматор 10, вь1числитель 11 квадратической ошибки, блок 12 определени  скачка .фазы, содержащий накопительный сумматор 13, компаратор 14, пороговый элемент 15, элемент совпадени  16, элемент задержки 17, делитель 18 частоты, счетчик 19, триггеры , коммутатор 21, элемент пам ти дискретных значений фаз 22; накопительный сумматор 13 содержит линию задержки 23, многовходовый сумматор 24, блок 25 выборки и хранени  сигнала .

Устройство синхронизации сигнала несущей частоты работает следующим образом.

Принимаемый сигнал амплитудно-фазовой модул ции (АФМ) поступает на первый вход первого блока 1 : выборки и хранени  сигнала непосредственно и на первый вход второго блока 2 выборки и хранени  сигнала через преобразователь 3 по Гильберту, играющего роль фазовращател  на 90. На вторые входы блоков 1 и 2 выборки и хранени  сигнала от блока.4 выделени  сигнала

тактовой частоты, работающего по входному сигналу, подано напр жение колебани  тактовой частоты. Блок 4 вьщелени  сигнала тактовой частоты может быть вьшолнен по любой из известных схем применительно к опрёделенному виду сигнального пол  (созвезди ) амплитудно-фазо-манипулированного (АФМ) сигнала.

Полученные в результате сигналы,

равные синфазной .и квадратурной составл ющим АФМ сигнала, вз тых в отсчетные (тактовые) моменты времени, параллельно поступают на первый и второй входы предварительного демодул тора 5, на третий и четвертый входы Которого от блока 9 пам ти синусовкосинусов поданы напр жени  колебани  восстановленной несущей частоты, сдвинутые по фазе друг относительно друга на 90 . Тем самым осуществл етс  предварительна  когерентна  демодул ци  входного АФМ сигнала на несущее, колебание в отсчетные моменты времени фазоразностным методом. .

Полученные демодулированные синфазньй и квадратурный сигналы параллельно поступают на первый и второй входы решающего блок 6, на первом и втором выходах которого формируетс 

сигнал, характеризующий синфазную и квадратурную составл ющие манипул ции по фазе и амплитуде переданного несущего колебани  в течение одного тактового интервала времени. На третьем выходе решающего блока 6 формируетс  сигнал фазовой ошибки - сиг- . нал разности фаз между несущим напр жением входного сигнала и восстановленным . Е свою очередь сигнал

фазовой ошибки фильтруетс  и накапливаетс  посредством последовательно соединенных усредн ющего блока 7, и

накопительного элемента 8, состо щего из последовательно соединенных линий задержки и сумматора.

Отфильтрованный и накопительный сигнал фазовой ошибки поступает на первый вход сумматора 10, на второй вход которого от блока 12 определени  скачка фазы подаетс  сигнал оценки скачкообразного изменени  фазы колебани  несущей частоты в кангше св зи.

Дл  получени  сигнала оценки скачка фазы синфазный и квадратурный сигналы на первом и втором выходах решающего блока 6, характеризующие манипул цию по фазе и амплитуде переданного несущего колебани , поступают на первые и вторые входы вычислител  ,11 квадратической ошибки, на третий и четвертый входы которого подаютс  демодулированные синфазный и квадратурный сигналы с первого и второго выходов предварительного демодул тора 5. Вычислитель 11 квадратической ошибки - устройство, определ ющее мгновенную мощность суммарной помехи на входе решающего блока 6.

Сигнал с выхода вычислител  11 квадратической ошибки поступает на вход блока 12 определени  скачка фазы - на вход многоотводной линии задержки 23 накопительного сумматора 13. Длина многоотводной линии задержки 23 равна ft-Т . Сигналы с вькодов отводов многоотводной линии задержки 23, вз тые через тактовые интервалы времени Т, объединены с помощью многовходового ( N - входового ) сумматора 24. Полученный суммарный сигнал поступает на первый вход блока 25 выборки и хранени  сигнала , на второй вход которого через делитель 18 частоты на N поступает сигнал с выхода блока 4 вьщелени  сигнала тактовой частоты. Блок 5 выборки, и хранени  сигнала представл ет собой устройство, стробирующее суммарный сигнал в НТ моменты времени и запоминающее его отсчетные значени  на длительности интервала времени, равного N-T .

Накопленньй сигнал с выхода блока 25 выборки и хранени  сигнала,  вл ющийс  выходом накопительного сумматора 13,поступает на второй вход компаратора 14, на первый вход которого

подано напр жение с выхода порогового элемента 15. Если напр жение сигнала на выходе накопительного сумматора 13 превышает пороговое (неверна оценка скачка фазы несущего колебани ) на выходе компаратора 14 формируетс  уровень 1 на М-Т интервале времени, в противном случае (скачок фазы несущего колебани  оценен верно) - уровень О.

Полученный сигнал подаетс  на второй вход злемента совпадени  16, который открывает его (либо закрывает ) дл  прохождени  импульса,

поступающего с выхода делител  1C частоты, через элемент задержки 17. Элемент задержки 17 необходим дл  временного согласовани  сигналов, поступающих на входы элемента совпадени  16. При этом посто нна 

времени элемента задержки 17 С намного меньше N-T интервала времени () .

Сигнал с выхода элемента совпадени  16 поступает на вход счетчика 19 и управл ет его состо нием. Счетчик 19 состоит из К последовательного соединенных триггеров 20, сигналы

с выходов которых поступают на вторую группу входов коммутатора 21. На первую группу входов коммутатора 21 поступают сигналы с соответствующих выходов элемента пам ти дискретных значений фаз 22. При этом количество дискретных значений фаз I, св зано с длиной счетчика 19 (количеством триггеров К) следующим соотношением h 2 .

Тем самым, на выходе коммутатора 21,  вл ющимс  выходом блока 12 определени  скачка фазы, формируетс  сигнал оценки скачка фазы путем дешифрировани  состо ни  счетчика 19. Сигнал оценки скачка фазы поступает на второй вход сумматора 10, результирующий суммарный сигнал на выходе которого подаетс  на вход блока 9 пам ти синусов-косинусов. Блок 9 пам ти синусов-косинусов ставит в соответствие сигналу, поступающему на еГо вход, сигналы, равные функции синуса восстановленного несущего колебани  на первом выходе, и косинуса на втором, необходимые дл 

когерентной предварительной демодул ции входного сигнала.

Claims (1)

1. УСТРОЙСТВО СИНХРОНИЗАЦИИ СИГНАЛА НЕСУЩЕЙ ЧАСТОТЫ, содержащееобъединенные по входу устройства первый блок выборки и хранения сигнала, блок выделения сигнала тактовой частоты и преобразователь по Гильберту, выход которого, подключен к первому входу второго блока выборки и хранения сигнала, к второму входу которого, а также к второму входу первого блока выборки и хранения сигнала подключен выход' блока выделения сигнала тактовой частоты, при этом выходы первого и второго .блоков выборки и хранения сигналов, а также выходы блока памяти синусов-косинусов подключены к входам предварительного демодулятора, выходы которого подключены к входам решающего блока, первый и второй выходы котор'ого являются выходами устройства, а третий выход через усредняющий блок подключен к входу накопительного элемента, отличающееся тем, что, с целью повышения помехоустойчивости при скачкообразном изменении фазы колебания несущей частоты, введены сумматор, вычислитель квадрати ческой ошибки и блок определения скачка фазы, к первому и второму входам которого подключены соответственно выход блока выделения сигнала тактовой частоты и выход вычислителя среднеквадратической ошибки, к входам которого подключены выходы решающего блока и предварительного демодулятора, при этом к входу блока памяти синусов-косинусов подключен выход сумматора, к первому и второму входам которого подключены выходы накопительного элемента и блока оп ределения скачка фазы, содержащего элемент памяти дискретных значений фаз, выходы которого подключены к первой группе входов коммутатора, к второй группе входов которого подключены выходы счетчика, при этом выход делителя частоты подключен к первому входу накопительного сумматора непосредственно и через эле- мент задержки к первому входу элемента совпадения, выход которого подключен к входу счетчика, а к второму входу элемента совпадения подключен выход компаратора, к первому и второму входам которого подключены соответственно выходы порогового элемента и накопительного сумматора, выполненного в виде последовательно соединенных многоотводной линии задержки, многовходового сумматора и блока выборки и хранения сигнала, второй вход и выход которого является соответственно первым входом и выходом накопительного сумматора, вторым входом которого и вторым входом блока определения скачка фазы является вход многоотводной линии за- держки, причем вход делителя частоты и вы- но первым входом и выходом блока опреде ход коммутатора является соответствен- ления скачка фазы.