SU1356249A1

SU1356249A1 - Устройство синхронизации несущей частоты

Info

Publication number: SU1356249A1
Application number: SU853938550A
Authority: SU
Inventors: Виктор Владимирович Пантелеев; Юрий Владимирович Шевченко; Андрей Михайлович Лазарев
Original assignee: Одесский Электротехнический Институт Связи Им.А.С.Попова; Предприятие П/Я В-8161
Priority date: 1985-07-23
Filing date: 1985-07-23
Publication date: 1987-11-30

Abstract

Изобретение м.б. использовано дл выделени колебани несущей частоты в системах передачи данных .с многопозиционными сигналами относительно-фазовой модул цией, амплитудно-фазовой модул цией, амплитудной модул цией и одной боковой полосой. Цель изобретени - уменьшение време-. ни вхождени в.синхронизм при скачках фазы колебани несущей частоты. Устр-во содержит демодул тор 1 сигнала , решающий блок 2, усредн ющий блок 3, накопительный блок 4, сумматор 5, блок 6 пам ти синусов-косинусов , блок 7 определени скачка фазы . 1 ил . J 18 Вых. (Л с оо ел 05 ю 4 ОО

Description

Изобретение относитс к электросв зи и может использоватьс дл выделени колебани несущей частоты в системах передачи данных с многопозиционными сигналами относительно- фазовой модул цией (ОФМ),aмплитyднo фaзoвoй модул цией (АФМ), амплитудной модул цией и одной боковой поло- сой (AM ОБП).

Цель изобретени - уменьшение времени вхождени в синхронизм при скачках фазы колебани несущей частоты.

На чертеже представлена структурна электрическа схема предлагаемого устройства.

Устройство синхронизации несущей частоты содержит первый демодул тор 1 сигнала, первый решающий блок 2, усредн ющий блок 3, накопительный блок 4, первый сумматор 5, первый блок 6 пам ти синусов-косинусов,блок 7 определени скачка фазы, содержащий N вычислителей 8 квадратической ошибки, N сумматоров 9, N накопительных сумматоров 10, блок 11 выбора номера подканала, коммутатор 12,блок 13 пам ти дискретных значений фаз, решающих блоков 14, W демодул торов 15 сигнала, N блоков 16 пам ти синусов-косинусов, при этом первый емодул тор 1 сигнала содержит блок 17вьщелени тактовой частоты,предарительный демодул тор 18 сигнала, фазовращатель 19, первый и второй блоки 20 и 21 выборки и хранени сигнала соответственно, при этом каждый вычислитель 8 квадратической ошибки содержит первый и второй вычислительные блоки 22 и 23 соответственно, сумматор 24, первый и второй квадраторы 25 и 26 соответственно.

Устройство синхронизации несущей частоты работает следующим образом.

Принимаемый сигнал АФМ поступает на первый вход первого блока 20 выборки и хранени сигнала непосредстенно и на первый вход второго блока 21 выборки и хранени сигнала через фазовращатель 19 на 90°. На вторые входы первого и второго 20 и 21 блоков выборки и хранени сигнала от блока 17 выделени тактовой частоты, работающего по входному сигналу,подао напр жение сигнала колебани тактовой частоты.

Первый и второй блоки 20 и 21 выборки и хранени сигнала представл т собой устройства, выбирающие

0

(стробирующие) входной сигнал в отс- четные (тактовые) моменты времени и запоминаюа;ие (экстрополирующие) его отчетное значение на длительности тактового интервала времени. Полученные в результате сигналы, равные синфазной и квадратурной составл ющим АФМ-сигнала, Ьз тые в тактовые моменты времени, параллельно поступают на первый и второй предварительного демодул тора 18, на третий и четвертый входы которого от первого блока 6 пам ти синусов-косинусов поданы

5 напр жени сигнала колебани восстановленной несущей частоты, сдвинутые по фазе друг относительно друга на 90°, Тем самым осуществл етс предварительна когерентна демодул ци

0 входного АФМ-сигнала на несущее колебание в тактовые моменты времени,

Результирующие демодулированные синфазный и квадратурный сигналы параллельно поступают на первый и вто5 рой входы первого ре;шающего блока 2, на первом и втором выходах которого формируетс сигнал, характеризующий синфазную и квадратурную составл ющие манипул ции по фазе и амплитуде переданного несущего колебани в течение одного тактового интервала времени . Критерий работы первого решающего блока 2 заключаетс в формировании таких разрешенных сигналов на первом и втором его выходах, при которых наблюдаетс минимум квадратической ошибки (минимум рассто ни ) от демодулированных синфазного и квадратурного сигналов.

Первый реп1ающий блок 2 может представл ть собой устройство сравнени амплитуды входного АФМ-сигнала с посто нным порогом. На третьем выходе первого решающего блока 2 формируетс сигнал фазовой ошибки - сигнал разности фаз методу несущим напр жением входного АФМ-сигнала и восстановленным . В свою очередь сигнал фазовой ошибки фильтруетс и накапливаетс посредством последовательно соединенных усредн ющего блока 3 (идеальный пропорционально-интегрирующий фильтр) и накопительного блока 4, состо щего из линии задержки на один тактовый интервал времени и сумматора. Отфильтрованный и накопленный сигнал фазовой ошибки одновременно поступает на первые входы первого сумматора 5 и блока 7 определе5

0

5

0

5

ни скачка фазы, второй вход которого объединен с входом устройства. На выходе блока 7 определени скачка фазы формируетс сигнал оценки скачка фазы несущего колебани в канале св зи, поступающий на второй вход первого сумматора 5, выход которого поступает на вход первого блока 6 пам ти синусов-косинусов (посто нное запоминающее устройство (ПЗУ) синусов и косинусов), входной сигнал которого равен функции синуса восстановленного несущего колебани на первом выходе и косинуса на втором.

Принцип действи блока 7 определени скачка фазы заключаетс в том, что входной АФМ-сигнал параллельно обрабатываетс в N подканалах, в каждом из которых определ етс средн мощность суммарной помехи (средне- квадратическа ошибка) при демодул ции входного сигнала на несущее колебание с различными N возможными начальными , фазами. Величина оценочного значени скачка фазы несущего колебани в канале св зи определ етс на основании номера подканала, в Котором наблюдаетс минимум средне- квадратической ошибки, накопленной за М тактовых интервалов времени.Дл этого блок 7 определени скачка фазы состоит из N подканалов, причем входной АФМ-сигнал поступает на объединенные по первым входам вычислители 8 квадратической ошибки каждого подканала, на вторые входы которых поступает сигнал с выходов соответствующих сумматоров 9. Сигналы на выходах сумматоров 9 получаютс путем суммировани , сигналов фазовой ошибки с выхода накопительного блока 4 с соответствующими сигналами оценки скачка фазы несущего колебани , поступающими от блока 13 пам ти дискретных значений фаз.

Вычислители 8 квадратической ошибки - устройства, определ ющие мощность суммарной помехи (квадратической ошибки) путем демодул ции входного АФМ-сигнала на несущее колебание с различными начальными фазами , поступающими с выходов сумматоров 9, прин ти решени о входном сигнале и определени квадратической ошибки. При этом входной сигнал поступает на первый вход демодул тора 15 сигнала, на другие два входа которого поступают сигналы, равные функ

5

0

5

0

5

0

5

0

5

ции синуса и косинуса несущего колебани определенной фазы с выходов блока 16 пам ти синусов-косинусов.

Полученные таким образом несинхронные демодулированные синфазньш и квадратурный сигналы с выходов демодул тора 15 сигнала поступают на входы решающего блока 14, на выходах которого формируютс сигналы оценки синфазной и квадратурной составл ющих манипул ции по фазе и амплитуде переданного несущего колебани в.течение одного тактового интервала времени при несинхронном приеме. В свою очередь сигналы с выходов решающего блока 14 вычи-таютс от сигналов,поступающих на его входы, по синфазной и квадратурной составл ющим посредством первого и второго вычислительных блоков 22 и 23. Результирующие сигналы возвод тс в квадраты первым и вторым квадраторами 25 и 26 соответственно и суммируютс в сумматоре 24. Таким образом, на выходе сумматора 24, вл ющемс выходом вычислител 8 квадратической ошибки получен сигнал квадратической ошибки несинхронно демодулированного входного АФМ- сигнала от его Оценочного значени по синфазной и квадратурной проекци м .

Сигналы квадратической ошибки с выходов вычислителей 8 квадратической ошибки каждого из подканалов через накопительные сумматоры 10 подканалов поступают на входы блока 11 выбора номера подканала. Накопительный сумматор 10 подканала реализован на линии задержки длиной М тактовых интервалов с отводами,вз тыми через тактовые интервалы времени и объединенными с помощью М-вхо- дового сумматора.

Принцип действи блока 11 выбора номера подканала основан на определении номера подканала, имеющего минимальное выходное значение мощности суммарной помехи - минимальный уровень сигнала на выходах накопительных сумматоров 10 подканала. Полученный в результате сигнал о номере выбранного подканала управл ет ком-, мутатором 12, который подключает на второй вход основного первого сумматора 5 сигнал оценки скачка фазы,соответствующий номеру выбранного под-. канала. Сигналы оценки скачка фазы (в цифровом виде) хран тс в блоке

13 пам ти дискретных значений фаз, выполненном на основе ПЗУ,

10

15

Claims

Формула изобретени

Устройство синхронизации несущей частоты, содержащее первый демодул тор сигнала, содержащий фазовращатель , блок выделени тактовой частоты , первый и второй блоки выборки и хранени сигнала, при этом входы фазовращател , блока вьщелени тактовой частоты и первый вход первого блока выборки и хранени сигнала объединены и вл ютс первым входом первого демодул тора сигнала и входом устройства, первый вход второго блока выборки и хранени сигнала соединен с выходом фазовращател , выход jn блока вьщелени тактовой частоты соединен с вторыми входами первого и второго блоков выборки и хранени сигнала, выходы которых соединены соответственно с первым и вторым входами предварительного демодул тора сигнала, третий и четвертый входы которого соединены с первым и вторым выходами первого блока пам ти синусов-косинусов соответственно и вл ютс вторым и третьим входами первого демодул тора сигнала, первь1М и вторым вь ходами которого вл ютс соответствующие выходы предварительного демодул тора сигнала, которые подключены соответственно к первому и второму входам первого решающего блока, первый и второй выходы которого вл ютс выходами устройства, а третий выход через последователь- Q

1356249б

но соединенные усредн ющий блок,нако- пительный блок и первый сумматор подключен к входу первого блока пам ти синусов-косинусов, а также блок определени скачка фазы, содержащий накопительный сумматор, последовательно соединённые блок пам ти дискрет- ных значений ф-аз и коммутатор,выход которого соединен с вторым входом первого сумматора, о тличаю- щ е е с тем, что, с целью уменьшени времени вхождени в синхронизм при скачках фазы колебани несущей частоты, в блок определени скачка фазы введены К подканалов, каждый из которых содержит последовательно соединенные сумматор, блок пам ти синусов-косинусов, демодул тор сигнала , решающий блок и вычислитель квадратической ошибки, третий и четвертый входы которого подключены соответственно к первому и второму выходам демодул тора сигнала, N-1 накопительных сумматоров, блок выбора номера подканала, выход которого соединен с управл ющим входом коммутатора , при этом выход вычислител квадратической ошибки каждого подканала через накопительный сумматор подключен к соответствующему входу блока выбора номера подканала,третьи входы демодул торов сигнала подканалов объединены и подключены к первому входу первого демодул тора сигнала , первые входы сумматоров подканалов объединены и подключены к выходу накопительного блока, а их вторые входы соединены с соответствуюш 1ми входами коммутатора.

25

30

35

Редактор М,Андрушенко Заказ 5814/56

Составитель И.Лебед нска Техред М.Ходанич

Тираж 636 ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб,, д.4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул,Проектна , 4

Корректор Л.Патай Подписное