SU1195463A1 - Адаптивное устройство дл дуплексной передачи цифровой информации - Google Patents
Адаптивное устройство дл дуплексной передачи цифровой информации Download PDFInfo
- Publication number
- SU1195463A1 SU1195463A1 SU843761452A SU3761452A SU1195463A1 SU 1195463 A1 SU1195463 A1 SU 1195463A1 SU 843761452 A SU843761452 A SU 843761452A SU 3761452 A SU3761452 A SU 3761452A SU 1195463 A1 SU1195463 A1 SU 1195463A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- compensator
- receiver
- transmitter
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
1. АДАПТИ&НОЕ УСТРОЙСТВО ДЛЯ ДУПЛЕКСНОЙ ПЕРЕДАЧИ ЦИФРОВОЙ ИНФОРМАЦИИ, содержащее на каждой станции генератор, выход которого подключен .к первому входу передатчика , и приемник, отличающеес тем, что, с целью повышени пропускной способности, введены на каждой станции компенсатор, первый и второй формирователи импульсов , элемент запрета, сумматор по модулю два, триггер и блок фазовой автоподстройки частоты, первый вход которого подключен к второму выходу генератора, первый выход которого через первый формирователь импульсов соединен с первым входом элемента запрета, выход которого соединен с вторым входом блока фазовой автоподстройки частоты, выход которого соединен с первым входом триггера, второй вход KOTopoto подключен к выходу сумматора по модулю два, первый вход которого подключен к первому входу компенсатора и к второму входу передатчика, выход .которого соединен с вторым входом Компенсатора, выход которого через приемник соединён с вторым входом сумматора по модулю два и с входом второго формировател импульсов, выход которого подключен к второму входу элемента запрета, при этом компенсатор состоит из вычитател , управл емого инвертора и линии задержки , выход которой соединен с (Л первым входом вычитател , второй вход которого подключен к выходу управл емого инвертора, первый вход которого соединен с входом линии задержки и вл етс вторым входом компенсатора, выходом которого вл етс выход вычитател , а первым входом компенсатора вл етс второй вход управл емого инвертора. ;0 СП 2. Устройство по п.1, о т л и .U чающеес тем, что приемник О) содержит последовательно соедикенсо ные усилитель, детектор, интегратор, и компаратор, второй вход которого подключен к выходу детектора, при этом вход усилител вл етс входом приемника, выходом которого вл етс выход компаратора.
Description
Изобретение относитс к электросв зи и может быть использовано в устройствах передачи информации. Целью изобретени вл етс повышение пропускной способности. На фиг,1 изображена структурна электрическа схема предложенного устройства; на фиг,2 - временные диаграммы. Адаптивное устройство дл дуплек сной передачи цифровой информации содержит станции 1 и 2, передатчик приемник 4, компенсатор 5, генератор 6, блок 7 фазовой автоподстройки частоты, первый и второй формиро ватели 8и 9 импульсов, элемент 10 запрета, сумматор 11 по модулю два триггер 12,. Компенсатор содержит вычитатель управл емый инвертор 14, линию 15 задержки,. Приемник содержит усилитель 16, детектор 17, компаратор 18, интегратор 19. Устройство работает следукмцим образом. Поток логических нулей и единиц (фиг,1а) поступает на вход передатчика 3 станции 1, где преобразуетс в относительный биимпульсный сигнал (фиг.2&). Сигнал с выхода передатчика 3.передаетс на вход канала св зи и далее в стьрону стан ции 2, Размах передаваемого сигнала на входе канала зависит от параметров канала св зи и может измен тьс в широких пределах. На фиг.2 дл заданных характеристик канала св зи размах передаваемого сигнала обозначен через U, Одновременно передаваемый сигнал собственного передатчика 3 поступает на вход компенсатора 5 включенного перед входом приемника 4, В компенсаторе производитс компенсаци сигналов собственного передатчика 3, Процесс компенсации заключаетс следукицем. Пусть в первый момент времени передатчик 3 формирует сигнал S|, который поступает в сторону станции 2 и одновременно задерживаетс ровно на длительность элементарной посылки в линии 15 задержки . Если передаваемый сигнал на втором тактовом интервале будет еди ничным (т,ё. а), то передатчик 3 формирует сигнал по закону относительности, а если передаваемы сигнал нулевой (т,е, а 0), то передатчик 3 .формирует сигнал , Счита параметры канала св зи неизменными на длительности двух сосед- них тактовых интервалов, можно записать |S,|). Принудительно инвертиру приход щую информацию в управл емом инверторе 14 при передаче очередного а 1 и не инвертиру приход щую информацию при передаче очередного нулевого символа (а 0)i, добиваютс того, что .;) во всем временном интервале . Таким образом, передаваемый сигнал собственного передатчика 3 компенсируетс в компенсаторе 5, Характер изменени передаваемого сигнала передатчика 3 на выходе линии 15 задержки изображен на фиг,22, а на выходе управл емого инвертора 14 - на фиг,2 q , Характер изменени сигнала на первом выходе генератора 6 показан на фиг. 2 S. Одновременно со стороны станции поступает принимаемьй биимпулйсный сигнал. На фиг, 2е показан модулирукиций сигнал передаваемого устройства противоположной станции 2, а на фиг, 2 - соответствующий данной модулирующей последователь-, ности биимпульсный сигнал на входе компенсатора 5 станции 1, Принимаемый сигнал отличаетс по величине от передаваемого сигнала. Скорости передачи в обоих направлени х и линейные сигналы должны быть одинаковыми , а между модулирующими последовательност ми (фиг.2-а и 2е ) может быть любой фазовый сдвиг, от этого работоспособность устройства не зависит. Например, между двум модулирующими последовательност ми показан фазовый сдвиг, равный Т At 7 (фиг,2С и 2е), Аналогично передаваемому сигналу принимаемый сигнал задерживаетс в линии 15 задержки (фиг.2г.) и подаетс на первый вход вьгчитател 13, На второй . вход вычитател 13 подаетс принима емый сигнал, прошедший управл емый инвертор 14, в котором принимаемый сигнал модулируетс по закону передаваеьак данных собственного передатчика 3, Характер изменени принимаемого сигнала на выходе управл емого инвертора 14 показан на фиг.2и и на фиг. 2 к показан разностный сигнал на выходе вычитате-л 13. , Далее принимаемый сигнал поступает на вход приемника 4 в котором сигнал предварительно усиливаетс в усилителе 16, затем детектируетс в детекторе 17., Детектирование сигнал по существу представл ет собой двух полупериодное вьшр мление. Характер изменени принимаемого сигнала «а выходе детектора 17 изображен на фиг.2л. Из сигнала на выходе детект ра 17 формируетс порог в интеграто ре 19 (фиг.2 Д.), а в компараторе 18 сравниваютс два сигнала: пороговое значение Unop с выхода интегратора 19 и продетектированный сигнал с выхода детектора 17, Вьоделение порогового значени ю . в интеграторе 19 необходимо дл прин ти решени в приемнике А. Характер изменени сигнала на выходе приемника 4 показан на фиг.2м. В принимаемом сигнале на выходе приемника 4 заложена информаци о смене пол рностей посыпок как передаваемых символов собственного пере датчика 3, так и принимаемых символов противоположной станции 2. Дл компенсации признаков границ посылок собственного передатчика 3 из сигнала на выходе приемника 4 (фиг,2/ц) вьздел ют нуль-переходы (фиг.2н ), Формирователь 8 импульсов формирует признаки границ посылок собственного передатчика 3 (фиг.2о). В элементе 10 запрета производитс запрет прохождени импульсов , характеризующих границы посылок собственного передатчика 3 (фиг.2 п). Импульсы, характеризующие границы принимаемых символов (фиг.2 п), подаютс в блок 7 фазовой автоподстройки частоты, который производит их временное усреднение и выдает на свой выход тактовую синхрочастоту, которой соответствует фазовому положению частиц посылок принимаемого сообщени .(фиг.2р ). . . Дл восстановлени принимаемого сигнала сигнал с выхода приемника 4 складывают по модулю два с передаваемой последовательностью собственного передатчика 3 в сумматоре 11 по модулю два (фиг.2 о ). Дл повьппени помехоустойчивости результат суммировани в сумматоре 11 по модулю два переписываетс в триггер 12 тактовой последователь ностью с выхода блока 7 фазовой автоподстройки частоты (фиг.2 т). Предлагаемое устройство вл етс адаптированным. При изменении параметров канала св зи измен етс и передаваег й сигнал на его входе, Однако компенсаци будет той же, так как образец передаваемого сигнала измен етс в линии 15 задержки и ровно через один тактовый интер- . вал устройство автоматически подстраиваетс под новые услови передачи . При изменении уровн принимаемого сигнала в интеграторе 19 измен етс пороговое значение Unop. с помощью которого устройство также подстраиваетс под новые услови приема информации. Таким образом, в одной полосе частот разделено два направлени передачи с полностью совпадающими спектрами и демодулированы принимаемые данные, .
Claims (2)
1. АДАПТИВНОЕ УСТРОЙСТВО ДЛЯ ДУПЛЕКСНОЙ ПЕРЕДАЧИ ЦИФРОВОЙ ИНФОРМАЦИИ, содержащее на каждой станции генератор, выход которого подключен к первому входу передатчика, и приемник, отличающееся тем, что, с целью повышения пропускной способности, введены на каждой станции компенсатор, первый и второй формирователи импульсов, элемент запрета, сумматор по модулю два, триггер и блок фазовой автоподстройки частоты, первый вход которого подключен к второму выходу генератора, первый выход которого через первый формирователь импульсов соединен с первым входом элемента запрета, выход которого соединен с вторым входом блока фа зовой автоподстройки частоты, выход которого соединен с первым входом триггера, второй вход которого подключен к выходу сумматора по модулю два, первый вход которого подключен к первому входу компенсатора и к второму входу передатчика, выход которого соединен с вторым входом Компенсатора, выход которого через приемник соединён с вторым входом сумматора по модулю два и с входом второго формирователя импульсов, выход которого подключен к второму входу элемента запрета, при этом компенсатор состоит из вычитателя, управляемого инвертора и линии задержки, выход которой соединен с первым входом вычитателя, второй вход которого подключен к выходу управляемого инвертора, первый вход которого соединен с входом линии задержки и является вторым входом компенсатора, выходом которого является выход вычитателя, а первым входом компенсатора является второй вход управляемого инвертора.
2. Устройство по п.1, о т л и чающееся тем, что приемник содержит последовательно соединенные усилитель, детектор, интегратор, и компаратор, второй вход которого подключен к выходу детектора, при этом вход усилителя является входом приемника, выходом которого является выход компаратора.
1 1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843761452A SU1195463A1 (ru) | 1984-06-22 | 1984-06-22 | Адаптивное устройство дл дуплексной передачи цифровой информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843761452A SU1195463A1 (ru) | 1984-06-22 | 1984-06-22 | Адаптивное устройство дл дуплексной передачи цифровой информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1195463A1 true SU1195463A1 (ru) | 1985-11-30 |
Family
ID=21126987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843761452A SU1195463A1 (ru) | 1984-06-22 | 1984-06-22 | Адаптивное устройство дл дуплексной передачи цифровой информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1195463A1 (ru) |
-
1984
- 1984-06-22 SU SU843761452A patent/SU1195463A1/ru active
Non-Patent Citations (1)
Title |
---|
Чепиков А.П. и др. Передача . дискретной информации по кабел м .ETC., М.: Св зь, 1979, с.22. Stanley А.White An Adaptive Electronic Hybrid Transformer ЗЕЕБ Transaction on Coiranunication.December, № 6, 1972, pp. 1184-1188. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4017798A (en) | Spread spectrum demodulator | |
US4344178A (en) | Costas loop QPSK demodulator | |
US4262360A (en) | Method and device for detecting a pseudo-random sequence of carrier phase changes of 0° and 180° in a data receiver | |
US3028487A (en) | Digital phase demodulation circuit | |
JPS58187048A (ja) | 周波数変調信号伝送用送信機 | |
US3522537A (en) | Vestigial sideband transmission system having two channels in quadrature | |
IL47894A (en) | Apparatus for producing baud timing signal | |
US4052558A (en) | Data transmission system | |
EP0065805A1 (en) | Receiver for angle-modulated carrier signals | |
US3654492A (en) | Code communication frame synchronization system | |
US3447086A (en) | Rectangular-code regenerator | |
SU1195463A1 (ru) | Адаптивное устройство дл дуплексной передачи цифровой информации | |
US3037568A (en) | Digital communications receiver | |
US3559083A (en) | Digital demodulator for frequency shift keying systems | |
US3492576A (en) | Differential phase modulated communication system | |
US3665328A (en) | Synchronizing signal generator for use with a differentially multiphase modulated signal receiver | |
US3593140A (en) | Pcm transmission system employing pulse regenerators | |
US3440346A (en) | Method of multiplex representation of sampled data | |
US4121050A (en) | Differential tri-phase shift keyed modulation | |
US3613019A (en) | Burst-signal-demodulating circuit arrangement | |
GB2029675A (en) | Circuit arrangement for generating sampling pulses for use in receiving stations of data transmission | |
US4539693A (en) | Bit synchronization arrangement for a data modem or data receiver | |
US3979692A (en) | Apparatus for phase keying in frequency and phase voltage controlled oscillator with an incoming signal having a T period, and phase coded of the biphase PCM type or PSK type | |
US3659202A (en) | Data transmission system | |
CA1164549A (en) | Timing signal synchronization device |