I 1 Изобретение относитс к радиотехнике и может использоватьс в различ ных устройствах дл ограничени амплитуды сигнала и формировани сигнала типа меандр. Целью изобретени вл етс уменьшение фазовой погрешности. На чертеже представлена принципиальна электрическа схема усилител ограничител . Усилитель-ограничитель содержит первый и второй транзисторы 1 и 2 первого дифференциального каскада, третий и четвертый транзисторы 3 и 4 второго дифференциального каскада, генератор 5 тока первого дифференциального каскада, генератор 6 тока второго дифференциального каскада Конденсатор 7, параллельную 8 и последовательную 9 PC-цепи, а также первый и второй резисторы 10 и 11. Усилитель-ограничитель работает следующим образом. При отсутствии входного сигнала транзисторы наход тс в закрытом состо нии. При этом потенциал относительно общей шины обкладки конденсатора 7., подключенной к коллектору второго транзистора 2, - отрицательный , а обкладки данного конденсатора подгошченной к коллектору четвертого транзистора 4, - положительный. При поступлении на вход усилител ограничител синусоидального сигнала его положительный полупериод вызывает открывание второго транзистора 2 и конденсатор 7 разр жаетс через коллекторно-базовый переход второго транзистора 2 и первый резистор 10. Поскольку положительный полупериод входного сигнала вызывает смещение эмиттерно базового перехода запертого четвертого транзистора 4 в обратном направлении, потенциал обкладки конденсатора 7, подключенной к коллектору четвертого транзистора 4, становитс положительным, равным напр жению источника питани + Е, а потенциал его второй обкладки становитс разным нулю. Затем отрицательный полуперирд входного сигнала приврдит к резкому запиранию второго транзистора 2, смещению его эмиттерно-базового перехода в обратном направлении и открыванию четвертого транзистора 4. При этом поочередное смещение змиттерно-базовых переходов транзисторов 2 и 4, работаюндах в 52 режиме ограничени , приводит к нейтрализации вли ни зар довых емкостей, указанных переходов, на смещение переходов через ноль в выходном сигнале . В момент изменени полупериода положительной пол рности, полупериодом отрицательной пол рности (перехода -через ноль входного сигнала) конденсатор 7 оказываетс включенным последовательно с зар довой емкостью коллекторно-базового перехода запирающегос второго транзистора 2, и к коллектору четвертого транпистора 4 прикладываетс напр жение положительной пол рности, превьшающее напр жение источника питани Е. Это приводит к ускорению переходного процесса, сопровождающего формирование фронтов выходного напр жени пр моугольной формы, и нейтрализации вли ни паразитных зар довых емкостей коллекторно-базовых переходов транзисторов, работающих в режиме ограничени , на выходной сигнал. В данном случае наличие зар довых емкостей переходов транзисторов, привод щих к паразитному фазовому сдвигу выходного сигнала, не только нейтрализуетс , но и вьшолн ет положительную роль, энерги зар довых емкостей используетс дл ускорени процесса открьшани ограничиваю1цих транзисторов. Сигналы с выходов дифференциальных усилителей суммируютс на резисторе последовательностей РС -цепи 9, что приводит к дальнейшему уменьшению паразитных зар довых емкостей переходов транзисторов, а также к ослаблению несинфазных гармоник, ограниченных сигналов, которые могут по витьс в случае недостаточной симметрии параметров элементов усилител -ограничител . При работе усилител -ограничител в моменты перекодов через ноль входного сигнала переходные процессы в транзисторах 2 и 4, возникакицие при формировании фронтов выходного ограниченного сигнала пр моугольной формы, вызывают их искажени паразитными колебани ми. Однако их вли ние уменьшаетс благодар наличию параллельной RC-цепи 8, конденсатор которой улучшает прив зку без транзисторов к общей шине s момег{ты переходов через ноль входного сигналаI 1 The invention relates to radio engineering and can be used in various devices to limit the amplitude of a signal and form a meander type signal. The aim of the invention is to reduce the phase error. The drawing shows a circuit diagram of the amplifier limiter. The limiter amplifier contains the first and second transistors 1 and 2 of the first differential stage, the third and fourth transistors 3 and 4 of the second differential stage, the current generator 5 of the first differential stage, the current generator 6 of the second differential stage, a capacitor 7, a parallel 8 and a serial 9 PC circuit , as well as the first and second resistors 10 and 11. The amplifier-limiter works as follows. In the absence of an input signal, the transistors are in the closed state. The potential with respect to the common bus capacitor plate 7, connected to the collector of the second transistor 2, is negative, and the plates of this capacitor prepared to the collector of the fourth transistor 4 are positive. When a sine-wave limiter signal arrives at the amplifier input, its positive half-period causes the second transistor 2 to open and the capacitor 7 is discharged through the collector-base transition of the second transistor 2 and the first resistor 10. Since the positive half-cycle of the input signal causes the emitter-base transition of the locked fourth transistor 4 to be offset in reverse direction, the potential of the capacitor plate 7 connected to the collector of the fourth transistor 4 becomes positive, equal to the voltage power supply + E, and the potential of its second plate becomes zero different. Then the negative input half-perv will scramble the second transistor 2 to lock, to shift its emitter-base junction in the opposite direction and to open the fourth transistor 4. In this alternate shift of the zmitterno-junction transitions of transistors 2 and 4, working in 52 limiting mode leads to neutralization the effect of charge capacitances, of the indicated transitions, on the zero offset of the transition in the output signal. At the time of the change of the positive polarity half-period, the negative polarity half-period (junction through the input signal zero), the capacitor 7 is connected in series with the charging capacitance of the collector-base junction of the lockable second transistor 2, and a positive polarity voltage is applied to the collector of the fourth transistor 4 exceeding the voltage of the power source E. This leads to an acceleration of the transient process accompanying the formation of the fronts of the output voltage of the rectangular shape, and neutralizing the effect of parasitic charge capacitances of collector-base transitions of transistors operating in the limiting mode, on the output signal. In this case, the presence of charge capacitances of transitions of transistors, which lead to a parasitic phase shift of the output signal, is not only neutralized, but also plays a positive role, the energy of charge capacitances is used to accelerate the process of opening of limited transistors. The signals from the outputs of the differential amplifiers are summed at the resistor of the PC circuit 9, which further reduces the parasitic charging capacitances of the transitions of the transistors, as well as attenuates nonsynchronous harmonics, bounded signals that may appear in case of insufficient symmetry of the parameters of the elements of the limiting amplifier. When the limiting amplifier operates at times of transcoding through the zero of the input signal, transients in transistors 2 and 4, which occur when the fronts of the output limited rectangular signal are formed, cause their distortion by parasitic oscillations. However, their influence is reduced due to the presence of a parallel RC circuit 8, the capacitor of which improves the coupling without transistors to the common bus s zero transitions