SU1187202A1 - Device for displaying information on screen of digital oscilloscope - Google Patents
Device for displaying information on screen of digital oscilloscope Download PDFInfo
- Publication number
- SU1187202A1 SU1187202A1 SU833602505A SU3602505A SU1187202A1 SU 1187202 A1 SU1187202 A1 SU 1187202A1 SU 833602505 A SU833602505 A SU 833602505A SU 3602505 A SU3602505 A SU 3602505A SU 1187202 A1 SU1187202 A1 SU 1187202A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- address counter
- counter
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ИНФОРМАЦИИ НА ЭКРАНЕ ЦИФРОВОГО ОСЦИЛЛОГРАФА, содержащее последовательно соединенные усилитель, аналого-цифровой преобразователь и блок пам ти, выход которого соединен с первым входом цифрового осциллографа, второй вход которого соединен с выходом счетчика развертки, второй вход блока пам ти соединен с формирователем импульсов записи и воспроизведени , последовательно соединенные генератор импульсов и делитель частоты, первый выход которого соединен с первым входом счетчика развертки, второй вход которого соединен с первым входом счетчика адреса и первым входом первого триггера, второй вход которого соединен с первым выходом счетчика адреса, отличающеес теп с целью повыщени быстродействи yci ва, оно содержит элемент И, элемент коммутатор, второй триггер, дополните, счетчик адреса, элемент задержки, вход рого соединен с выходом элемента И, п входом счетчика адреса и первым в второго триггера, второй вход которо единен с выходом элемента ИЛИ, п вход которого соединен с первым вы счетчика адреса, а второй вход - с вы элемента задержки, первый выход в триггера соединен с первым входом ф ровател импульсов записи и воспрои ки и первым входом коммутатора, выход второго триггера соединен с в входом формировател импульсов зап воспроизведени и вторым входом к татора, третий вход которого соединен рым выходом счетчика адреса, инве вход коммутатора соединен с выходо полнительного счетчика адреса, выход татора соединен с третьим входом пам ти, первый вход элемента И сое с выходом первого триггера, вторе/ в с вторым выходом делител частоты, п вход дополнительного счетчика адреса с нен с первым входом первого триггера, рой вход дополнительного счетчика соединен с первым выходом дeлитev тоты.A device for displaying information on the digital oscillograph screen, containing a series-connected amplifier, analog-to-digital converter and a memory block whose output is connected to the first input of a digital oscilloscope, the second input of which is connected to the output of a scan counter, the second input of the memory block is connected to a pulse shaper recording and playback, a series-connected pulse generator and a frequency divider, the first output of which is connected to the first input of the sweep counter, the second input to It is costly connected to the first input of the address counter and the first input of the first trigger, the second input of which is connected to the first output of the address counter, which is different to increase the speed yci va, it contains the element And, the element switch, the second trigger, add, the address counter, the delay element , the input is connected to the output of the element I, n the input of the address counter and the first to the second trigger, the second input is unified with the output of the element OR, the input of which is connected to the first one of the address counter, and the second input to you The first output of the trigger is connected to the first input of the recording and playback pulse inverter and the first input of the switch; the output of the second trigger is connected to the input of the playback pulse generator and the second input of the third input, which is connected to the output of the address counter, the input the switch is connected to the output of the address counter, the output of the switch is connected to the third memory input, the first input of the element And soi with the output of the first trigger, the second / in with the second output of the frequency divider, n input additional th counter addresses nen to the first input of the first flip-flop input swarm additional counter is connected to a first output delitev Toty.
Description
Изобретение относитс к измерительной и вычислительной технике и может быть использовано дл визуального исследовани формы сигналов, измерени их параметров и выдачи кодов дл цифровых вычислитель}1ых машин. Цель изобретени - новьш1ение быстродействи устрой гва. . На фиг. 1 приведена структурна схема устройства; на фиг. 2 - диаграммы работы устройства. Устройство содержит первый и второй входы i и 2, усилитель 3, аналого-цифровой преобразователь 4, блок 5 пам ти, цифровой осциллограф 6, генератор 7 импульсов, коммутатор 8, формирователь 9 импульсов записи и воспроизведени , счетчик 10 развертки , третий в.ход 11, первый триггер 12, элемент И i3, счетчик 14 адреса, второй триггер 15, четвертый вход 16, делитель 17 частоты , дополнительный счетчик 18 адреса, элемент ИЛИ 19, элемент 20 задержки. Устройство работает следующим образом. Входной сигнал поступает на усилитель 3, нормируетс , подаетс на аналого-цифровой преобразователь 4, преобразуетс в код и записываетс в блок 5 пам ти. После записи код сигнала отображаетс на экране цифро- 25 вого осциллографа с помощью счетчика развертки . При подаче сигнала «Готов первый триггер 12 устанавливаетс в единичное состо ние и через элемент И 13 разрешает проход частоты записи в счетчик 14 адреса, элемент 30 задержки дл установки второго триггера 15 в единичное состо ние, разреша формирование импульсов записи в формирователе 9 и проход кода адреса со счетчика 14 адресов на блок 5 пам ти. Импульс записи через элемент 20 задержки или импульс переполнени счетчика 14 адреса через элемент ИЛИ 9 устанавливают второй триггер 15 в нулевое состо ние, разреша формирование импульсов воспроизведени в формирователе 9 и проход кода адреса с дополнительного счетчика 18 адреса на блок 5 пам ти - устанавливаютс в ноль счетчик 10 развертки и дополнительный счетчик 18 адреса. При отображении высокочастотного сигнала частота записи максимальна и вначале происходит запись кода сигнала во все чейки блока 5 пам ти, начина с первой, и после переполнени счетчика 14 адреса начинаетс режим воспроизведени . При отображении низкочастотного сигнала после записи каждого последующего кода осуществл етс режим воспроизведени и на экране цифрового осциллографа 6 вывод тс запомненные коды. После записи в первую чейку блока 5 пам ти импульс записи через элемент 20 задержки и элемент ИЛИ 19 устанавливает второй триггер 15 в нулевое состо ние и начинаетс режим воспроизведени , который длитс от момента записи в чейку блока 5 пам ти до прихода следующего импульса частоты записи.The invention relates to measuring and computing techniques and can be used to visually examine the waveforms of signals, measure their parameters and issue codes for a digital computer} of first machines. The purpose of the invention is to improve the speed of the device. . FIG. 1 shows a block diagram of the device; in fig. 2 - diagrams of the device. The device contains the first and second inputs i and 2, amplifier 3, analog-digital converter 4, memory block 5, digital oscilloscope 6, pulse generator 7, switch 8, driver for recording and reproducing pulses 9, sweep counter 10, third input 11, the first trigger 12, the element And i3, the counter 14 addresses, the second trigger 15, the fourth input 16, the frequency divider 17, the additional counter 18 addresses, the element OR 19, the delay element 20. The device works as follows. The input signal is fed to amplifier 3, normalized, fed to analog-to-digital converter 4, converted into code, and written to memory block 5. After recording, the signal code is displayed on a digital oscilloscope screen using a sweep counter. When the "Ready first trigger 12" signal is applied, it is set to one state and through element I 13 permits the passage of the write frequency to the address counter 14, delay element 30 to set the second trigger 15 to one state, allowing formation of recording pulses in the driver 9 and passing the code addresses from the counter 14 addresses to the memory block 5. The write pulse through the delay element 20 or the overflow pulse of the address counter 14 through the OR element 9 sets the second trigger 15 to the zero state, allowing the generation of playback pulses in the driver 9 and the passage of the address code from the additional address counter 18 to the memory block 5 - set to zero counter 10 sweep and additional counter 18 addresses. When displaying a high-frequency signal, the recording frequency is maximum and the signal code is first recorded in all cells of memory block 5, starting with the first one, and after the address counter 14 is full, the playback mode begins. When displaying a low-frequency signal, after recording each subsequent code, the playback mode is performed and the stored codes are displayed on the screen of the digital oscilloscope 6. After writing to the first cell of memory 5, the write pulse through delay element 20 and the OR 19 element sets the second trigger 15 to the zero state and starts the playback mode that lasts from the time of writing to the memory block 5 until the next recording frequency pulse arrives.
ЛАЯ Высокочастотного сигналаLAY High Frequency Signal
Дл ниъкочастоглного сигнаАОFor low-level signaling
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833602505A SU1187202A1 (en) | 1983-06-02 | 1983-06-02 | Device for displaying information on screen of digital oscilloscope |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833602505A SU1187202A1 (en) | 1983-06-02 | 1983-06-02 | Device for displaying information on screen of digital oscilloscope |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1187202A1 true SU1187202A1 (en) | 1985-10-23 |
Family
ID=21067402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833602505A SU1187202A1 (en) | 1983-06-02 | 1983-06-02 | Device for displaying information on screen of digital oscilloscope |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1187202A1 (en) |
-
1983
- 1983-06-02 SU SU833602505A patent/SU1187202A1/en active
Non-Patent Citations (1)
Title |
---|
Кульман. Управл юща схема дл твердотельных матричных устройств отображени аналоговых сигналов.-Электроника, 1972, № 9. Авторское свидетельство СССР № 525977, кл. G 09 G 3/28, 1974. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4399512A (en) | Waveform searching system | |
JPH0131143B2 (en) | ||
US4053839A (en) | Method and apparatus for the frequency multiplication of composite waves | |
SU1187202A1 (en) | Device for displaying information on screen of digital oscilloscope | |
SU597088A2 (en) | Time-scale converter | |
JPS5553719A (en) | Periodic function signal generating device | |
SU868790A1 (en) | Device for digital measuring, storing and repeated reproducing of discrete values of single processes | |
SU1442921A1 (en) | Digital measuring stroboscopic device | |
SU834402A1 (en) | Device for measuring time of start of magnetic medium | |
SU534784A1 (en) | Device for reproducing digital information | |
JPS5733363A (en) | Waveform storage device | |
SU692365A1 (en) | Ultrasonic defectoscope register | |
SU1109808A1 (en) | Dynamic storage | |
SU1677648A1 (en) | Periodic signals shape digital recorder | |
JPH07105048B2 (en) | Eye pattern detection circuit | |
SU1608633A1 (en) | Computer to discrete sensor interface | |
SU1352522A2 (en) | Device for measuring rate of voice inormation | |
SU633064A1 (en) | Apparatus for reproducing phase-modulated signal from magnetic record carrier | |
SU1196841A1 (en) | Device for registering seismic information | |
SU1238165A1 (en) | Device for checking blocks of read-only memory | |
SU1065786A1 (en) | Electric signal oscilloscopic registering device having electrical data readout | |
SU504245A1 (en) | Random Access Memory | |
SU696526A1 (en) | Digital information recording apparatus | |
SU746396A1 (en) | Apparatus for measuring time intervals in aperiodic pulse trains | |
SU1406596A1 (en) | Device for recording results of check |