SU1185617A2 - Устройство дл измерени показател группировани ошибок в дискретном канале св зи - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ПОКАЗАТЕЛЯ ГРУППИРОВАНИЯ ОШИБОК В ДИСКРЕТНОМ КАНАЛЕ СВЯЗИ по авт. св. № 1016845, отличающеес   тем, что, с целью повьшени  достоверности путем измерени  дополнительных характеристик потока ошибок, в устройство введены дополнительный мультиплексор счетчиков, переключатель этапов измерени , фор мирователь импульсов, первый и второй промежуточные накопители, второй дополнительный переключатель, второй датчик константы управлени , п тый и шестой элементы ИЛИ, дополнительный управл ющий триггер, переключатель задержки, элемент задержки , V счетчиков, первый выход переключател  режима работы подключен к установочному входу формировател  импульсов, пр мой выход которого подключен к входу генератора управл ющих импульсов, к установочному входу дополнительного управл ющего триггера, к первому управл ющему входу переключател  этапов измерени  и к первому управл ющему входу второго дополнительного переключател , первые сигнальные входы которого соединены с выходами второго датчика константы управлени , выходы третьего счегчика импульсов соединены с соответствующими входами первого дополнительного переключател  через второй дополнительный переключатель, второй выход переключател  режима работы соединен с соответствующими входами триггеров через счетчиков, инверсный выход формировател  импульсов подключен к вторым управл ющим входам второго дополнительного переключател  и переключател  этапов измерени , информационный вход и первый и второй выходы которого соединены соответственно с выходом четвертого разр да регистра сдвига, с .. входом п того разр да регистра сдвига и с объединенными третьим входом первого элемента ИЛИ и первым вхоое дом п того элемента ИЛИ, второй, третий и четвертый входы которого т соединены соответственно с выходами первого, третьего и дес того раз-, р дов регистра сдвига, а выход п того элемента ИЛИ подключен к установочному входу дополнитель.юго уп равл ющего триггера, вход сброса которого соединен с выходом элемента задержки и с первым входом шестого элемента ИЛИ, второй вход которого соединен с первьпч выходом переключател  задержки, лервый и второй управл ющие входы, информационный вход и выход которого соединены соответственно с инверсным и пр мым выходами дополнительного управл ю

Description

щего триггера, с вторым выходом генератора управл ющих импульсов и входом элемента задержки, выход шестого элемента ИЛИ подключен к тактовым входам дополнительного регистра сдвига и регистра сдвига, выход счетчика времеЯи подключен к входу сброса формировател  импульсов , выходы разр дов счетчиков ошибок и счетчика времени подключены соответственно к входам мультиплек

185617

сора счетчиков и дополнительного мультиплексора счетчиков через первый и второй промежуточные накопители , управл ющие входы которых соединены с выходом третьего элемента ИЛИ, управл ющие входы и выходы дополнительного мультиплексора счетчиков соединены соответственно с выходами первого счетчика импульсов и в-ходами общего мультип- прксора.

Изобретение относитс  к технике электросв зи и может использоватьс  при построении систем передачи дискретной информации. Цель изобретени  - повышение достоверности за счет измерени  дополнительных характеристик потока ошибок. На чертеже представлена структурна  электрическа  схема предлагаемого устройства. Устройство дл  измерени  показател  группировани  ошибок в дискретном канале св зи содержит управл ющий триггер 1, первый элемент ИЛИ 2 блок 3 фазировани , датчик 4 эталонных сигналов,блок 5 сравнивани ,переключатель 6 режима работы, счетчик 7 времени, г делителей 8,, триггеров 9,,- 9р, Г счетчиков искаженных блоков, счетчик 11 ошибок, f+l мультиплексоров 1 счетчиков, генератор 13 управл ющих импульсов, ключ 14, второй и третий элементы ИЛИ 15 и 16, первый, второй и третий счетчики 17, 18 и 19 импульсов, первый дополнительный пе реключатель 20, датчик 21 константы управлени , блок 22 пам ти, общий { льтиплексор 23, дешифратор 24, бл 25 вычислений, блок 26 индикации-, блок 27 объединени  сигналов, индикатор 28 конца вычислений, первый и второй элементы И 29 и 30,- регистр 31 сдвига с разр дами 31т 31 дополнительный регистр 32 с разр дами 32J, переключатель 33 этапов измерени , формирователь 34 импульсов, первый и вторЬй промежуточные накопители 35 и 35 , второй дополнительный переключатель 36, второй датчик 37 константы управлени , п тьй элемент ИЛИ 38, дополнительный управл ющий триггер 39, переключатель 40 задержки, элемент задержки 41, шестой элемент ИЛИ 42, г счетчиков 43f., дополнительный мультиплексор 44 счетчиков. Устройство работает следующим образом. К моменту начала измерений сигнальньш вход и вход синхроимпульсов устройства соединены с выходом дискретного канала св зи. Устройство работает в два этапа, Ь первом этапе производитс  изме-. рение параметров потока ошибок в канале, он длитс  определенное врем , называемое сеансом. Счетчики lOj, подсчитьгаают число искаженных блоков разной длины , причем число ошибок в блоках выбираетс  заранее. В счетчике 11 накапливаетс  число ошибок за весь сеанс св зи. Длительность (длина) сеанса св зи определ етс  скоростью работы дискретного канала и емкостью счетчика 7-. Она равна TL секунд, где Т - длительность бита (период синхроноимпульсов ), L- емкость счетчика 7. Одновременно производитс  вычисление текущих и окончательного значений коэффициента ошибок. При этом на цифровом табло блока 26 индикации высвечиваютс  значени  числа ошибок ( d , ) длина сеанса св зи (L, Lj. ), а затем значени  коэффициента ошибок (К, , Кд).

После окончани  сеанса св зи начинаетс  второй этап, в котором производитс  вычисление частных значений показател  группировани  и его среднего значени .

Врем  вычислени  зависит от быстродействи  блока 25 вычислений, примененньпс микросхем, времени задержки элемента 41 и определ етс  генератором 13 управл ющих импульсов .

При этом на цифровом табло блока 26 индикации последовательно высвеч ваютс  общее число ошибок в сеансе () число блоков определенной дли (dfi) и частное значение показате л  грздтпировани  (d) , После вычислени  всех частных значений показател  группировани  (d р вычисл етс , а затем высвечиваетс  на табло среднее значение показател  группировлни  за сеанс св зи. Информационные сигналы с помощью блока 3 фазировани , выдел ющего из приход щей информации комбинацию синхронизации, осуществл ют фазирование датчика 4. Блок 5 производит поразр дное сравнивание поступаю щей с датчика 4 эталонных сигналов с входной последовательностью. Результатом сравнени   вл етс  поток ошибок, который поступает на переключатель 6. На другой вход этого переключател  поступают синхроимпуль сы, сопровождающие поток ошибок. Первый этап измерени  начинаетс  замыканием переключател  6 (оператором или автоматом), при этом поток ошибок (ошибке соответствует сигнал 1) поступает на вход счетчика 11 и на входы счетчиков 43., которые служат дл  подсчета ошибок в соответствии с выбранным критерием искаженности - m (блоки считаютс  искаженными, если число ошибок в нем т). Далее сигнал с выходов счетч ков 43;)- 43f. поступает на входы триг геров 9ц- Эр-р синхроимпульсы, период которых равен длительности одного бита информации - на входы счетчика 7 и делителей BL, m-ой ошибкой триггеры 9j, устанавливаютс  в 1, а импульсами с выходов этих триггеров счетчики 10 .устанавл ваютс  в состо ние 1, Ctinif4HK 1

также устанавливаетс  в состо ние 1 непосредственно импульсом ошибки . Последующие импульсы, поступающие на входы f триггеров 9,- 9

не оказьшают на них действи  и, следовательно, не оказывают действи  на счетчики 10, так как триггеры уже наход тс  в состо нии Ч, и так до тех пор, пока триггеры 9 - 1

не переведутс  в состо ние О. Такой перевод осуществл етс  импульсами с выходов делителей 8,, поскольку йа входы этих делителей поступают синхроимпульсы, импульсы по вл ютс  на их выходах с периодами п,, Пл «I ( бит), равными коэффициентам делени  делителей. После того, как триггер 9 - 9f. вновь установлен в состо ние О, пришедший сигнал со счетчиков 43j, снова переводит его в состо ние 1 и, следовательно, соответствующий счетчик 10 установлен в состо ние 1. Это означает, что в счетчике 10- зарегистрированы два искаженных блока; длиной п бит. Так как коэффициенты делени  делителей выбират тс  из услови х n. г f п, (например, п 10, п 30, .nj 100, П4 300, nj 1000 и т.д.), то числа искаженных блоков, накопленные в счетчиках 10 разные. Таким образом, за врем  сеансов (за врем  замкнутого состо ни  переключател  6) в счетчиках 10, накапливаетс  информаци  о числе (в двоич- нодёс тичном коде) искаженных блоков длиной п, п ... ч j, (числа . cj: ) соответственна. В счетчике 11 накапливаетс  общее число ошибок . в сеансе J;. , а в счетчике 7 - число , определ ющее длительность сеанса св зи. Эти цифровые данные удерживаютс  в счетчиках весь второй этап. Вычисление текущих и окончательного значений коэффициента ошибок в канале осуществл етс  по формулам di rf к К --. К .t ) пш - 1 ) ., с -с Д ot - текущее значение числа ошибок в момент вычислени - , с/с - оищее число ошибок за сеанс св зи; LC - текущее значение длины сеанса св зи в момент вычислени ; Uc - длина сеанса св зи.

Вычисление значений , и К начинаетс  после замыкани  переключател  6 режима работы и установлени  формировател  34 в состо ние 1. При этом второй датчик 37 консФанты управлени  подключаетс  через второй дополнительньй переключатель 36 к первому дополнительному переключателю 20 и начинает работать генератор 13 уп-. равл ющих импульсов, а управл ющий триггер 1 переводитс  в состо ние 1.

Действие устройства в режиме вычислени  определ етс  работой регистра 31 сдвига. В начале процесса вычислени  первый разр д 31 переходит в состо ние 1. В дальнейшем эта 1 продвигаетс  вдоль по регистру 31 сдвига, при этом в каждьй данньй момен только один разр д находитс  в состо нии 1. Продвижение 1 в регистре 31 производитс  под воздействием импульсоз, вырабатьшаемых генератором 13, Этот генератор на первом выходе выдает пачки импульсов, число которых в одной пачке равно числу дес тичньк разр дов счетчиков 7, . 11.

На втором выходе генерируютс  одиночные импульсы, располагаювще- с  между пачками, 1 с выхода управл ющего триггера 1 через первый элемент ИЛИ 2 поступает на вход регистра 31 Импульсом с второго вы-, хода генератора 13 управл ющий гркг|гер 1 переводитс  в О. Этот же импульс, мину  элемент задержки 41,

через переключатель 40 и шестой эле мент ИЛИ 42 записьшает 1 в первый разр д регистра 31 сдвига.

Импульсы с первого выхода генератора 13 начинают постзтать в первый счетчик 17. Импульс с выхода первого разр да 31. поступает на счетный вход третьего счетчика 19 и через третий элемент ИЛИ 16 замыкает ключ 14.

Емкость первого счетчика 17 определ етс  числом дес тичных разр дов прин тым дл  счетчиков 7, Ю.и 11. Дл  примера примем, что в них установлено восемь разр дов. Тогда первый счетчик 17 должен быть выполнен в виде двоичного счетчика на три разр да (), Выход его в

этом случае выполнен в виде трех цепей - по одной от каждого разр да. Эти цепи соединены с управл ющими 5 входами г +1 мультиплексоров 12 - 12 и дополнительного мультиплексора . . 44, с помощью которых устанавливаетс  соединение одного из восьми разр дов каждого из счетчиков 7, 10 0 lOj, и 11 с выходами f + 1 мультипЛе1с С6ров 12 - 12 (состо щими из четырйс цепей), Последовательный выбор 1-го, 2-го, 3-го.,., 8-го разр дов дл  их пересылки в общий

5 мультиплексор 23 и далее и дешифратор 24 и блок 25 вычислений осуществл етс  изменением состо ни  первого счетчика 17 последовательно от 1 до 8, Дл  этого на его счетный вход необходимо подать последовательно восемь импульсов от генератора 13 через ключ 14, Общий мультиплексор 23 предназначен дл  соединени  любой из входной групп цепей, кажда  из

которых состоит из четырех цепей, с выходной группой, состо щей из четырех цепей, соединенной с входом дешифратора 24, Выбор группы осуществл етс  цеп ми управлени  общего

0 мультиплексора 23, сигналы дл  которых вырабатываютс  датчиком 21 (если первый дополнительньй переключатель 20 в прайом по чертежу положении) или вторым датчиком 37 константы

5 управлени  (если первый дополнительньй переключатель 20 - в левом положеш1и ) , Если цепи управлени  общего мультиплексора 23 получают сигналы управлени  от датчика 21,

0 то мультиплексорами 12 - 12-f. и общими мультиплексорами 23 образуетс  цепь пересьтки сигналов от счет чиков 11 к дешифратору 24 и далее к блоку 25 вычислений. Если сигналы

5 управлени  поступают от второго

датчика 37, то образуетс  цепь пересыпки сигналов от счетчика 7,

Дл  пересылки информации со счет-гчиков 7 и 1 в мультиплексор 12

0 и дополнительньй мультиплексор 44 сигнал переноса дл  превого и второго промежуточных накопителей 35 и 35л формируетс  либо с первого разр да регистра 31 сдвига,

5 либо с третьего разр да этого

регистра 31, В рассматриваемьй момент (первьй разр д 31 в состо нии 1) первьй дополнительньй переключатель 20 находитс  в правом положании, первый счетчик 17 - в состо нии 1 Следовательно, с помощью мультиплексора общего мультиплексо ра 23 первый разр д счетчика 11 пересылаетс  через дешифратор 24 в блок 25 вычислений. При поступлени второго импульса в первый счетчик 17 пересылаетс  второй разр д счет чика 11 в блок 25 вычислений. Дале пересылаютс  последовательно остал ные разр ды числа, хран щегос  в счетчике 11. Это значит, что в пам ть блока 25 вычислений введено число с(с . Так как цифры (0...9) в блок 25 ввод тс  по принципу провод - цифра, то предусмотрен де шифратор 24 дл  преобразовани  дво но-дес тичного кода в дес тичный. Кроме цифр в .блок 25 вычислений по отдельным цеп м ввод тс  команды деление О,,), функци  (F), логарифмирование С ij), пам ть со сложением (ff-f), извлечение из пам ти и равн етс  (Ш), зап та  (,). (Перечисленные входные цепи блока 25 вычислений соответственно обоз чены на чертеже), В том случае, когда цифры или команды до.пжны вводитьс  от разных источников, предусмотрен блок 27 объединени  сигналов. Число , введенное в пам ть блока 25 вычислений, высвечиваетс  на цифровом табло блока 26 индикации 1 до тех пор, пока 1 в регистре 31 сдвига не продвинетс  в следующий разр д. Это продвижение происходит с задержкой, так как сигнал с первого разр да 31д через п тьй элемент РШИ 38 устанав ливает на пр мом выходе дополнительного управл ющего триггера 39 сигнал 1, который переводит пере ключатель 40 в верхнее по чертежу положение. Следующий импульс с генератора 13 проходит по цепи через переключатель 40, элемент за держки И 41, шестой элемент ИЛИ 42 и по вл етс  в цепи продвижени  (н тактовом входе) регистра 31 с заде кой и записывает 1 во второй разр д регистра 31. Величина задержки элемента задержки 41 выбираетс  с учетом врем ни воспри ти  оператором измер емого параметра с цифрового табло (несколько секунд). Дополнительный управл ющий триггер 39 сигналом с выхода элемента задержки 41 устанавливаетс  в исходное положение и переводит переключатель 40 в нижнее по чертежу положение. И далее продвижение 1 в регистре 31 происходит либо без задержки после второго разр да 31, либо с задержкой после третьего и четвертого разр дов 31 и 31. Импульсом с выхода второго разр да 312 размыкаетс , одновременно этим импульсом через блок 27 вводитс  команда i в блок 25 вычислений. Третьим импульсом в цепи продвижени  регистра 31 состо ние 1 принимает третий разр д 31j в результате этого ключ 14 замкнут и сигнал переноса поступает во второй промежуточньй накопитель 352 Первый дополнительный переключатель 20 переходит в левое положение, через него с выхода датчика 37 в общем мультиплексоре 23 образуетс  цепь переноса цифр из счетчика 7 в дещифратор:24 На вход первого счетчика 17 поступает из генератора 13 пачка импульсов и на выходах первого счетчика 17 последовательно образуютс  двоичные комбинации 1.2,3..., с помощью которых в мультиплексоре 121/по следовательно образуютс  цепи дл  переноса зна-; чений всех разр дов счетчика 7 через общий мультиплексор 23, дешифратор 24 в блок 25 вычислений. Таким образом в блок 25 вычислений вьщано первое текзтцее значение длины сеанса св зи ( oi ) . Это значение высвечиваетс  на цифровом табло блока 26 индикации до прихода след тощего -импульса на тактовом входе регистра 31, который приходит с задержкой, так как сигнал с выхода третьего разр да З через п тый элемент ИЛИ 38 устанавливает на пр мом выходе дополнительного управл ющего триггера 39 сигнал 1, который переводи переключатель 40 в верхнее по чертежу положение. Когда.1 по вл етс  на выходе четвертого разр да ЗЦ, то ключ 14 размьжаетс ,в блок 25 вычислений введена команда ИП, одновременно 1 переходит через переключатель 33 и перьый элемент ИЛИ 2 на вход регистра З, подготовив цепь дл  срабатьшани  первого разр да 31 регистра 31. При этом результат делени  значений d на d , т.е. первое текущее значение коэффициента ошибок высвечиваетс  на цифровом табло в течение времени, равн.рм вре мен -задержки злемента задержки 41.

Следующим импульсом с второго вьосода генератора 13 переводитс  в 1 следующий разр д регистра 31 и начинаетс  вычисление следуюп1его значени  текущего коэффициента ошиЬок изложенным способом, отличающегос  от первого коэффициента ошибок различными значени ми чисел в счетчиках 7 и 11,

Аналогично после окончани  сеанса св зи подсчитываетс  окончательное значение коэффициента ошибок (Крщ), оно переведено в пам ть блока 25 и это значение по вл етс  на цифpoBQ- табло блока 28 индикации.

Начинаетс  работа во втор6;м этапе .

На выходе счетчика 7 времени по вл етс  импульс, которым переключатель 6 размыкаетс , а формирователь 34 переводитс  в состо ние О, При этом по цеп м установки четвертый разр д 31 регистра 31 сдвига устанавливаетс  в О, а управл ющий триггер 1 - в 1. Импульсом с инверсного выхода формировател  34 второй дополнительный переключатель 36 устанавливаетс  в левое по чертежу положение, а переключатель 33 - в верхнее.

Работу устройства в режиме вычислени  показател  группировани  целесообразно разбить на циклы:

1 ffi цикл - вычисление -/ /У /

1Д, ™

Wc/

11 -и цикл - вычисление ч 2

Ч( /с )

h-й цикл - вычисление а к

последний цикл - вычисление

()

где .oij ,.. , . - промежуточные

результаты вычис . лени у

Г| , t/2 ,.., d(, - число блоков дли. ной п,, Oj ,... п бит с одной или

более ошибками ,

п , nj f Пр - число бит в блоках , на которые разбиваетс  изме р ема  последовательность- ,

г - число градаций значений длины блока п.

Блоками, которыми в основном определ етс  действие устройства во втором этапе,  вл етс  регистр 31 сдвига, и дополнительный регистр 32 сдвига.

В 1-ом,..., г ом циклах г раз используютс  разр ды регистра 31, а в последнем цикле однократно используютс  разр ды дополнитепьного регистра 32.

Продвижение 1 в первых двух разр дах регистра 31, вычисление и индикаци  числа d , ввод в блок 25 вычислений команды J описано в первом этапе.

Третьим импульсом в цепи продвижени  (на тактовом входе) регистра 31 состо ние 1 принимает третий разр д 31з. В результате этого замкнут ключ 14. Первый дополнительный переключатель 20 переходит в

левое положение, через него с выхода третьего счетчика 19 цеп ми управлени  в общем мультиплексоре 23 образуетс  цепь дл  переноса цифр из счетчика 10 в дешифратор 24. На

вход первого счетчика 17 поступает из генератора 13 пачка импульсов, на выходах первого счетчика 17 последовательно образуютс  двоичные комбинации 1,2,3,..., с помощью которых в мультиплексоре 12 последовательно образуютс  цепи дл  переноса значений всех разр дов счетчика 10 - 10j4 через общий мультиплексор 23 и деимфратор 24 в блок 25 вычислений . Таким образом, в блок 25 вычислений введено число с/

Следук«1щм импульс ом в цепи продвижени  регистра состо ние 1 принимает червертый разр д 31. Ключ

14 размыкаетс  в блок 25 вычислений введена команда ИП. Далее состо ние 1 принимает п тый разр д 315, при этом в блок 25 введена команда F. Далее в состо ние 1 переходит шестой разр д 31, в блок 25 введена команда Далее в состо ние 1 переходит седьмой разр д 31, в блок 25 введена команда ;. Далее в состо нке 1 переходит восьмой разр д 31 Импульсом с его выхода приводитс  в действие блок 22 пам ти, предназн ченный дл  формировани  цифровых значений fg-n. Поскольку в рассматриваемом случае вычисл етс  л;,, блок 22 пам ти выдает на своих выходах значений g-n . Если, например , п 10, блок 22 выдает импульс на выходе 1 (характеристика fcr 10, мантисса в данном случае равна нулю), Выбор одного из г значений логарифмов (констант) ,которые хран тс  в блоке 2 пам ти,осуществл етс  с выходов трет го счетчика 19 так же, как управл етс  общий мультиплексор 23, Число состо ний общего мультиплексора 23 при управлении от третьего счетч ка 19 равно г J число состо ний блока 22 пам ти также равно ь После ввода в блок 25 вычисле1Ц й цифрового значени  дев тый разр д 313 регистра 31 переходит в состо ние 1. Импульс с выхода де в того разр да. 31 g поступает на ный вход второго счетчика 18 и пере водит его в состо ние 1. Так как второй счетчик 18 имеет и инверсный выходы, которые соединены с входами первого и второго элементов И 29 к 30.соответственно, состо ние этих выходов в данном случае не измен етс  (оно измен етс  тогда, когда второй счетчик 18 находитс  в состо нии Г ). Состо ние 1 дев того разр да 31$ передаетс  через второй элемент И 30 и первый элемент ШШ 2 на вход регистра 31. Подготавливаетс  jjenb вторичного срабатывани  первч)го раз р да 31 регистра 31. Дес тый разр д переходит в состо ние 1 в блок 25 введена команда . Одиннадцатый разр д 31 переходит в состо ние 1, в блок 25 введена команда F. Двенадцатый разр д переходит в состо ние 1, в блок 25 введена команда п-е. Одновременно 1 переходит через агорой элемент И 30 и первый элемент ИЛИ 2 на вход регистра 31. Этим вновь подготовлена цепь дл  срабатывани  , первого разр да 31 регистра 31. На этом заканчиваетс  первый вычислени , в результате которого блоком 25 вычислений подсчитано значение oi , оно переведено в пам ть блока 25 дл  использовани  в дальнейших вычислени х. Следующим импульсом с второго выхода генератора 13 переводитс  в 1 первый разр д 31. Начинаетс  второй цикл вычислени , который отличаетс  от первого цикла состо нием второго и третьего счетчиков 18 и 19. Третий счетчик 19 импульсом с выхода первого разр да 31 переведен в состо ние 2, этим подготовлена возможность переноса информации (числа о/ ) со счетчика 10. (вместо 10 в первом цикле). Изменением состо ни  третьего счетчика 19 кроме того, подготовлено новое значение логарифма в блоке 22 . Второй счетчик 18 также переходит в состо ние 2, но выход его остаетс  без изменени . В остальном устройство во втором цикле работает так же, как в первом . В результате вычислени  вычислено значение « () оно введено в пам ть блока 25, где суммируетс  с о(., т.е. в пам ти блока 25 хранитс  oC --oi . Аналогично в циклах 3,... г-ом вычислены р. и введены в пам ть блока 22 суммированием. - с, . в t--oM гщкле второй счетчик 18 переходит в состо ние г , на его пр мом выходе по вл етс  1, а на инверсном - О. В результате при переходе в 1 двенадцатого разр да 31„ подготавливаетс  цепь дл  работы первого разр да 32 , а не. первого разр да 31 как это было в 1,2,3..., г-1 циклах г-и цикл заканчиваетс . Аналогично первом этапу продвижение 1 в регистре 31 происходит либо без задержки, либо с задержкой после соответствующих разр дов 31, 31,|,, так как сигнал с выхода этих разр дов через п тьп элемент

Claims (1)

1. УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ПОКАЗАТЕЛЯ ГРУППИРОВАНИЯ ОШИБОК В ДИСКРЕТНОМ; КАНАЛЕ СВЯЗИ по авт.

   св. № 1016845, отличающеес я тем, что, с целью повышения достоверности путем измерения дополнительных характеристик потока ошибок, в устройство введены дополнительный мультиплексор счетчиков, переключатель этапов измерения, фор· мирователь импульсов, первый и второй промежуточные накопители, второй дополнительный переключатель, второй датчик константы управления, пятый и шестой элементы ИЛИ, дополнительный управляющий триггер, переключатель задержки, элемент задержки, г счетчиков, первый выход переключателя режима работы подключен к установочному входу формирователя импульсов, прямой выход которого подключен к входу генератора управляющих импульсов, к установочному входу дополнительного управляющего триггера, к первому управляющему входу переключателя этапов измерения и к первому управ ляющему входу второго дополнительного переключателя, первые сигнальные входы которого соединены с выходами второго датчика константы управления, выходы третьего счетчика импульсов соединены с соответст вующими входами первого дополнительного переключателя через второй дополнительный переключатель, второй выход переключателя режима работы соединен с соответствующими входами триггеров через И* счетчиков, инверсный выход формирователя импульсов подключен к вторым управляющим входам второго дополнительного переключателя и переключателя этапов измерения, информационный вход и первый и второй выходы которого соединены соответственно с выходом четвертого разряда регистра сдвига, с входом пятого разряда регистра сдвига и с объединенными третьим входом первого элемента ИЛИ и первым входом пятого элемента ИЛИ, второй, третий и четвертый входы которого соединены соответственно с выходами первого, третьего и десятого разрядов регистра сдвига, а выход пятого элемента ИЛИ подключен к уста3 ω с s

   W *··Α ИпА О© СЛ *4 ковочному входу дополнительного уп« равняющего триггера, вход сброса которого соединен с выходом элемента задержки и с первым входом шестого элемента ИЛИ, второй вход которого соединен с первым выходом переключателя задержки, первый и второй управляющие входы, информационный вход и выход которого соединены соответственно с инверсным и прямым выходами дополнительного управляю

   1 185617 щего триггера, с вторым выходом генератора управляющих импульсов и входом элемента задержки, выход шестого элемента ИЛИ подключен к тактовым входам дополнительного регистра сдвига и регистра сдвига, выход счетчика времени подключен к входу сброса формирователя импульсов, выходы разрядов счетчиков ошибок и счетчика времени подключены соответственно к входам мультиплек сора счетчиков и дополнительного мультиплексора счетчиков через первый и второй промежуточные накопители, управляющие входы которых соединены с выходом третьего элемента ИЛИ, управляющие входы и выходы дополнительного мультиплексора счетчиков соединены соответственно с выходами первого счетчика импульсов и в-ходами общего мультип- пексора.