SU1185607A1

SU1185607A1 - Устройство дл преобразовани разности частот двух электрических сигналов в посто нное напр жение

Info

Publication number: SU1185607A1
Application number: SU833676014A
Authority: SU
Inventors: Владислав Александрович Марков; Владимир Карлович Стрюцков
Original assignee: Всесоюзный Научно-Исследовательский Институт Электроэнергетики
Priority date: 1983-10-31
Filing date: 1983-10-31
Publication date: 1985-10-15

Abstract

УСТРОЙСТВО-ДЛЯ ПРЕОБРАЗОВАНИЯ РАЗНОСТИ ЧАСТОТ ДВУХ ЭЛЕКТРИЧЕСКИХ СИГНАЛОВ В ПОСТОЯННОЕ НАПРЯЖЕНИЕ , содержащее два формировател импульсов, входы которых вл ютс входами устройства, RS-триггер, два логических элемента И, семь ключей, два интегратора, выполненные на резисторе и усилителе с конденсатором и ключом в цепи отрицательной обратной св зи, одновибратор, выход кот-оPoi;o соединен с входом логического элемента И, усилитель-вычитатель, компаратор, схему выборки-хранени , выполненную на усилителе, конденсаторе и ключе, и источник опорного напр жени , выход схемы выборки-хранени вл етс йыхсдом устройства. от. личаюшеес тем, что, с целью повышени быстродействи , в него дополнительно введены резистивный делитель, две RC-цепи, симметрирующий потенциометр, компаратор, RS-триггер, одновибратор, фильтр нижних частот, логический элемент И и ключ, причем выходы первого и второго формирователей импульсов соответственно соединены с S-входами первого и второго RS-триггеров,- R-входы которых соответственно соединены с выходами первого и второго компараторов , пр мой выход первого RS-триггера соединен с первым входом третьего логического элемента И и управл ющим входом третьего ключа, инверсный выход первого RS-триггера соединен с входом первого одновибратора и управл ющими входами четвертого и шестого ключей, инверсный выход первого одновибратора соединен с вторым входом третьего логического элемен00 сд та И, выход которого соединен с управл ющим входом первого ключа, пр мой выход второго RS-триггера соединен с первым входом второго логического элемента И, инверсный выход второго RS-триггера соединен с входом второго одновибратора и управл ющими входами п того и седьмого ключей, пр мой выход второго одновибратора соединен с вторым входом первого логического элемента И, инверсный выход второго одновибратора соединен с вторым входом второго логического элемента И, выход которо-. го соединен с управл ющим входом второго ключа, выход первого логического элемента И соединен с управл ющим

Description

иходом восьмого ключа, резистивный делитель подключен между общей шиной устройства и движком симметрирующего потенциометра, крайние выводы которого соответственно соединены с.входами первой и второй RC-цепей, выходы которых соответственно соединены с первыми входами первого и второго компараторов и соответственно через шестой и седьмой ключи - с общей шиной устройства,, вторые входы первого и второго компараторов соединены со

средней точкой резистивного делител , источник опорного напр жени через третий ключ соединен с входом фильтра нижних частот, выход которого соединен с входами первого и второго интеграторов, четвертый и п тьй ключи включены соответственно между резистором и инвертирующим входом первого и второго интеграторов, выходы интеграторов соединеныс входами усилител вычитател ,выход которого соединен с входом устройства выборки-хранени .

Изобретение относитс к электротехнике и предназначено дл использо вани в регул торах электрических машин переменного тока и в аппаратуре дл их испытаний. Оно может также найти применение в устройствах проти воаварийно автоматики энергосистем. Цель изобретени - повышение быстродействи устройства за счет перехода на однопериодный цикл преобразовани , На фиг, 1 изображена схема устройства; на фиг о 2 - временные диаграммыработы устройства. Устройство содержит формирователи 1 и 2 импульсов, резистивный делитель 3, симметрирующий потенциометр 4 первую 5 и вторую 6 КС-цепи, компараторы 7 и 8, RS-триггеры 9 и 10, одно вибраторь 11 и 12, логические элементы И 13 и 14, ключи 15 - 22, фильтр 2 нижних частот, интеграторы 24 и 25, логический элемент И 26, усилительвычитатель 27 схему 28 выборкихранени , Входы формирователей 1 и 2 вл ютс входами устройства. Выходы формирователей 1 и 2 соответственно соединены с S-входами RS-триггеров 9 и 10, R-входы RS-триггеров 9 и 10 соответственно соединены с выходами компараторов 7 и 8, пр мой выход RS-триггера 9 соединен с входом логического элемента И 13 и управл ющим входом ключа 17, пр мой выход RS-триггера 10 соединен с входом ло1ического элемента И 14, инверсные выходы RS-триггеров 9 и 10 соответственно соединены с входами одновибраторов 11 и 12 и соответственно соединены с управл ющими входами ключей 15и18и16и19, пр мые выходы одновибраторов 11 и 12 соединены с входами логического элемента И 26, инверсные выходы одновибраторов 11 и 12 соответственно соединены с вторыми входами логических элементов И 13 и 14, выходы логических элементов И 13 и 14 соответственно соединены с управл ющими входами ключей 20 и 21, выход логического элемента И 26 соединен с управл ющим входом ключа 22,резистивный делитель 3 подключен между общей шиной устройства и движком симметрирующего потенциометра 4, крайние выводы которого соответственно соединены с входами первой 5 и второй 6 RC-цепей, выходы которых соответственно соединены с входами компараторов 7 и 8 и соответственно через ключи 15 и 16 с общей шиной устройства, средн точка резистивного делител 3 соединена с вторыми входами компараторов 7 и 8, источник опорного напр жени и через ключ 17 соединен с входом фильтра 23 нижних частот, выход которого соединен с входами интеграторов 24 и 25, ключи 18 и 19 соответственно включены между резистором и инвертирующим входом усилител интеграторов 24 и 25, выходы которых соединены с входами усилител -вычитател 27, вьпсод

31

которого соединен с входом схемы 28 выборки-хранени через ключ 22, выход схемы 28 выборки-хранени вл етс выходом устройства.

Устройство работает следующим образом.

Один раз в период по переходу синусоидальных напр жений Up и U через нуль (диаграмма сигналов на фиг. 2) входные формирователи 1 и 2 формируют импульсы на переброс RS-триггеров 9 и 10 в единичное состо ние . При этом сигналами с инверсных вьпсодов этих триггеров осуществл етс запуск одновибраторов 11 и 12 и управление работой двух групп ключей . Так, по сигналу от триггера 9 размыкаютс ключи 1.5 и 18, в результате чего начинаетс зар д конденсатора RC-цепи 5, а интегратор 24 переводитс в режим хранени накопленного сигнала. Одновременно по сигналу с пр мого выхода триггера 9 за мыкаетс ключ 17, и вход фильтра 23 нижних частот подключаетс к источнику опорного напр жени .

По сигналу с инверсного выхода триггера 10 размыкаютс ключи 16 и 19, чем обеспечиваетс зар д конденсатора RC-цепи 6 и перевод в режим запоминани интегратора 25.

Зар д конденсаторов RC-цепей 5 и 6 происходит с одинаковой скоростью (так как посто нные времени двух RC-цепей равны) и продолжаетс до момента срабатывани компараторов 7 и 8, выходные сигналы которых возвращают триггеры 9 и 10 -в исходные состо ни .

Врем нахождени триггеров 9 и 10 в единичном состо нии должно удовлетвор ть соотношению 3 ,. mindpVTj.), где Тр и Тс - периоды входных сигналов. .Соответственно длительность временных интервалов, отрабатываемых одновибраторами 11

074

и 12, с .- 0,91(,. При .выполнении указанных условий врем замыкани ключей 20 и 21 определ етс разностью временных интервалов Dp

и t ( -()

Сигналы такой длительности формируютс с помощью элементов И 13 и 14 соответственно. В моменты времени, когда ключи 20 и 21 разомкнуты,

а ключи 18 и 19 замкнуты, интеграторы 24 и 25 интегрируют выходной сигнал фильтра 23 нижних частот, который пропорционален частоте напр жени Up. В моменты времени, когда

оба интегратора 24 и 25 наход тс в режиме хранени , по факту совпадени логических сигналов от двух одновибраторов 11 и 12 с помощью элемента И 26 формируетс импульс

на открытие ключа 22 схемы 28 выборки-хранени , разностный сигнал с выхода усилител -вычитател 27 переписываетс в эту схему, где хранитс до следующего цикла преобразовани .

.

Реализуемый в предлагаемом устройстве процесс преобразовани относительной разности двух частот в посто нное напр жение может быть описан следующими выражени ми: и, изКр(Тр-1Го); (Tc-fo);

. (,--, приКр Кс 4- и

имеем ,

Ueb,x UrU2-KS.

Применение предлагаемого устройстна в энергетике позвол ет улучшить качество процесса регулировани асинхронизированных синхронных машин, расшир ет их области устойчивости, что в конечном итоге повышает эксплуатационную надежность электрических станций с .такими машинами.

ХУ АУЛУХУ

Jo

4 vx vx vy /

к к k L

J

Claims

УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ РАЗНОСТИ ЧАСТОТ ДВУХ ЭЛЕКТРИЧЕСКИХ СИГНАЛОВ В ПОСТОЯННОЕ НАПРЯЖЕНИЕ, содержащее два формирователя импульсов, входы которых являются входами устройства, RS-триггер, два логических элемента И, семь ключей, два интегратора, выполненные на резисторе и усилителе с конденсатором и ключом в цепи отрицательной обратной связи, одновибратор, выход которого соединен с входом логического элемента И, усилитель-вычитатель, компаратор, схему выборки-хранения, выполненную на усилителе, конденсаторе и ключе, и источник опорного напряжения, выход схемы выборки-хранения является Выходом устройства, отличающееся тем, что, с целью повышения быстродействия, в него дополнительно введены резистивный делитель, две RC-цепи, симметрирующий потенциометр, компаратор, RS-триггер, одновибратор, фильтр нижних частот, логический элемент И и ключ, причем выходы первого и второго формирователей импульсов соответственно соединены с S-входами первого и второго RS-триггеров,- R-входы которых соответственно соединены' с выходами первого и второго компараторов, прямой выход первого RS-триг- _сгера соединен с первым входом третье- S2 го логического элемента И и управляющим входом третьего ключа, инверсный выход первого RS-триггера соединен с входом первого одновибратора и управляющими входами четвертого и шестого ключей, инверсный выход первого одновибратора соединен с вторым входом третьего логического элемен* , та И, выход которого соединен с управляющим входом первого ключа, прямой выход второго RS-триггера соединен с первым входом второго логического элемента И, инверсный выход второго RS-триггера соединен с входом второго одновибратора и управляющими входами пятого и седьмого ключей, прямой выход второго одновибратора соединен с вторым входом первого логического элемента И, инверсный выход второго одновибратора соединен с вторым входом второго логического элемента И, выход которого соединен с управляющим входом второго ключа, выход первого логического элемента И соединен с управляющим входом восьмого ключа, резистивный делитель подключен между общей шиной устройства и движком симметрирующего потенциометра, крайние выводы которого соответственно соединены с.входами первой и второй RC-цепей, выходы которых соответственно соединены с первыми входами первого и второго компараторов и соответственно через шестой и седьмой ключи - с общей шиной устройства, вторые входы первого и второго компараторов соединены со средней точкой резистивного делителя, источник опорного напряжения через третий ключ соединен с входом фильтра нижних частот, выход которого соединен с входами первого и второго интеграторов, четвертый и пятый ключи включены соответственно между резистором и инвертирующим входом первого и второго интеграторов, выходы интеграторов соединеныс входами усилителя вычитателя,выход которого соединен с входом устройства выборки-хранения.