SU1185597A1 - Коммутатор - Google Patents

Коммутатор Download PDF

Info

Publication number
SU1185597A1
SU1185597A1 SU843744457A SU3744457A SU1185597A1 SU 1185597 A1 SU1185597 A1 SU 1185597A1 SU 843744457 A SU843744457 A SU 843744457A SU 3744457 A SU3744457 A SU 3744457A SU 1185597 A1 SU1185597 A1 SU 1185597A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
output
group
elements
outputs
Prior art date
Application number
SU843744457A
Other languages
English (en)
Inventor
Олег Васильевич Матвеев
Александр Лаврентьевич Семенов
Александр Иванович Ильин
Original Assignee
Предприятие П/Я В-8695
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8695 filed Critical Предприятие П/Я В-8695
Priority to SU843744457A priority Critical patent/SU1185597A1/ru
Application granted granted Critical
Publication of SU1185597A1 publication Critical patent/SU1185597A1/ru

Links

Landscapes

  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

1. КОММУТАТОР, содержащий М групп коммутирующих устройств по Н коммутирующих устройств в каждой, входы выборки которых подключены к соответствующему выходу дешифратора , входы которого  вл ютс  первой группой входных шин коммутатора, о тличающийс  тем, что, с целью расширени  функциональных возможностей и повышени  быстродействи , введен блок сравнени , перва  группа входов которого соединена с входами предварительной установки коммутирующих устройств всех групп и  вл етс  второй группой входных шин коммутатора, втора  группа входов блока сравнени  соединена с объединенными по схеме МОНТАЖНОЕ ИЛИ одноименными выходами коммутирующих ycTpoficTB и  вл етй  N выходными шинами коммутатора, (Н+1)-й вькод блока сравнени   вл етс  (М+1)-й выходной шиной коммутатора , ршна Сброс которого соединена с R -входами коммутирующих устройств всех М групп, С -входы которых соединены с соответствующими выходами блока сравнени . 2. Коммутатор по п. 1, отличающийс  тем, что блок сравнени  содержит N элементов ИСКЛЮЧАЮЩЕЕ ИШ-НЕ, N -1 элементов И и элемент НЕ-И, выход которого  вл етс  (N+1)-M вькодом блока сравнеi ни , N -1 первых выходов которого  вл ютс  выходами соответствующих К-1 элементов И, N -выход соединен с выходом N -го элемента ИСКЛЮЧАНХЦЕЕ ИЛИ, инверсным входом первого элемента И и первым входом элемента НЕ-И, соответствующие входы которого соединены с выходами первых N -1 элементов ИСКгаОЧА101ЦЕЕ ИЛИ и с первыми и вторыми йходами соответствуюX щих элементов И, пр мые входы N :л :п :о ч эле.ментов ИСКЛЮЧАЮЩЕЕ ИЛИ  вл ютс  первой группой входов блока сравнени , инверсные входы N элементов :ИСКЛ1аЧАИЩЕЕ ИЛИ  вл ютс  второй группой вх;,одов блока сравнени .

Description

1185597. 2
Изобретение относитс  к импульсной технике и может быть использовано в системах автоматического контрол  и управлени , в частности в измерительно-вычислительных комплек-5 .NЦель изобретени  - расширение функциональных возможностей и повышение быстродействи  за счет формировани  дополнительных выходных сигналов позвол ющих судить о состо нии коммутатора, и параллельного принципа управлени  каналами. На фиг.1 изображена структурна  схема коммутатораj на фиг. 2 функциональна  схема устройства сра нени  , Коммутатор содержит первую группу 1 входных шин 1.1-1.К, дешифратор 2 М групп 3 .1-3/Л коммутирующих устройств по N коммутирующих устройств в каждой, блок 4 срав нени , вторую группу 5 входных шин 5.1-5.N, ()-ю выходную шину 6, выходы 7 блока 4 сравнени , шину 8 Сброс, Н выходных шин 9, вторую группу 10 входов блока 4 сравнени , который содержит N элементов ИСКЛЮ ЧАЮЩЕЕ ИЛИ-НЕ 11.1-11.N, N-1 элемен тов И 12.1-12 (W-1), элемент НЕ-И 1 Входы выборки ЛЛ групп 3.1-З.М коммутирующих устройств по N комм тирующих устройств в каждой соединены с соответствующими выходами дешифратора 2, входы которого  вл ютс  первой группой 1 входных шин 1.1-1.К. Перва  группа входов блока 4 сра нени  соединена с входами предварительной установки коммутирующих уст ройств всех М групп 3.1-ЗМ и  вл етс  второй группой 5 входных шин 5.1-5М коммутатора. Втора  группа 10 входов блока 4 сравнени  соединена с объединенными по схеме MOHTAJKHOE ШШ одноименными выходами W групп 3.1-ЗМкоммутирую1гц1х устройств и  вл етс  N выходными шинаьш 9. (Н+1)-й выход блока 4 сравнени   вл етс  (М+1)-й выходной шиной 6 коммутатора, шина 8 Q6poc которого соединена с К-рходада.коммутирующих устройств Btex М групп 3.1-З.М, С -входы которых соединены с соответствующим выходами 7.1-7,Л блока 4 сравнени  Выход -элемента НЕ-И 13  вл етс  (N+O-M выходом блока 4 сравнени .
JJ-1 первых выходов 7.1-7(,N-1) которого  вл ютс  выходами соответствующих П -1 элементов И 12.1-12(N-1). N-й уькод 7. N соединен с выходом ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11, инверсным входом первого элемента И 12.1 и первым входом элемента НЕ-И 13, соответствующие входы которого соединены с выходами первых N -1 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11.1-11(N-1) |и с первыми и вторыми входами соот-., ветствующих элементов И 12.1-12(К-1) Пр мые входы N элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11.1-11. М  вл ютс  первой группой входов блока 4 сравнени . Инверсные входы N элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11.1-11. N  вл ютс  второй группой 10 входов блбка 4 сраГвнени . Коммутатор работает следующим образом. При логической 1 на (М+1)й выходной шине 6 срабатывание коммутатора синхронизируетс  с подачей управл ющей цифровой информации на первую 1 и вторую 5 группы входных шин. При этом цифрова  информаци  на первой группе 1 входных шин приводит к срабатыванию дешифра тора 2, сигнал с выхода которого приводит к срабатыванию по С -входу соответствующей группы 3 ког-мутирующих устройств. Управл ющие cигнaJ.ы дл  срабатывани  групп 3.1-З.М коммутирующих устройств поступают с второй группы 5 входных шин одновременно на первую группу входов блока 4 сравнени  и D -входы групп 3 коммутирующих устройств. При этом блок 4 сравнени  осуществл ет процедуру поразр дного сравнени  заданного кода с второй группы 5 входных 1ЧИН и кода, поступающего с выходов коммутирующих устройств выбранной группы инверсного кода. Если в соответствующем разр де блока 4 сравнени  происходит несовпадение сигналов, то соответствующий элемент ИСКГШЧАЮ ЦЕЕ ИЛИ 11 формирует сигнал на переустановку групп 3 коммутирующих устройств в соответствии с сигналом на входах предварительной установки групп 3 коммутирующих устройств. Если в течение заданного времени на ()-й выходной шине 6 не по вл етс  логическа  единица, то это свидетельствует о том, что по крайней мере одно из коммутируюпшх устройств не переустановилось.
Поэтому значение цифрового кода на Н выходных шинах 9.1-9.М определ ет номер неустановившегос  коммутирукщего устройства, что поэ вол ет оперативно идентифтшровать номер отказавшего коммутирующегр устройства.
1855974
Таким образом, предлагаемый коммутатор имеет расширенные функциональные возможности за счет обеспечени  контрол  правильного срабатывани  устройства, которое, кроме того, позвол ет повысить быстродействие путем одновременной подачи управл ющих сигналов на все коммутирующие устройства группы 3.
Фг/г. /

Claims (2)

1. КОММУТАТОР, содержащий М групп коммутирующих устройств по N коммутирующих устройств в каждой, входы выборки которых подключены к соответствующему выходу дешифратора, входы которого являются первой группой входных шин коммутатора, о тличающийся тем, что, с целью расширения функциональных возможностей и повышения быстродействия, введен блок сравнения, первая группа, входов которого соединена с входами предварительной установки коммутирующих устройств всех групп и является второй группой входных шин коммутатора, вторая группа входов блока сравнения соединена с объединенными по схеме МОНТАЖНОЕ ИЛИ одноименными выходами ком мутирующих устройств и являетйя N выходными шинами коммутатора, (N+D-й выход блока сравнения является (Н+1)-й выходной шиной коммутатора, шина Сброс которого соединена с R -входами коммутирующих устройств всех М групп, С -входы которых соединены с соответствующими выходами блока сравнения.
2. Коммутатор по π. 1, отличающийся тем, что блок сравнения содержит N элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-HE, N -1 элементов И и элемент НЕ-И, выход которого является (N+1)-m выходом блока сравнения, N -1 первых выходов которого являются выходами соответствующих К-1 элементов И, N -выход соединен с выходом N -го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, инверсным входом первого элемента И и первым входом элемента НЕ-И, соответствующие входы которого соединены с выходами первых N -1 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и с первыми и вторыми Входами соответствующих элементов И, прямые входы N элементов ИСКЛЮЧАЮЩЕЕ ИЛИ являются •первой группой входов блока сравнения, инверсные входы N элементов ИСКЛЮЧАЮЩЕЕ ИЛИ являются второй группой входов блока сравнения.
SU843744457A 1984-05-25 1984-05-25 Коммутатор SU1185597A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843744457A SU1185597A1 (ru) 1984-05-25 1984-05-25 Коммутатор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843744457A SU1185597A1 (ru) 1984-05-25 1984-05-25 Коммутатор

Publications (1)

Publication Number Publication Date
SU1185597A1 true SU1185597A1 (ru) 1985-10-15

Family

ID=21120474

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843744457A SU1185597A1 (ru) 1984-05-25 1984-05-25 Коммутатор

Country Status (1)

Country Link
SU (1) SU1185597A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 771837, кл. Н 03 К 17/62,21.07.78. Коммутатор 72:605.922.03.00.000 комплекса АСК-1 разработки НИТИ, Саратов. *

Similar Documents

Publication Publication Date Title
SU1185597A1 (ru) Коммутатор
SU1241457A1 (ru) Распределитель уровней
SU1686430A1 (ru) Устройство дл формировани сигналов блокировки при включении и отключении питани
SU1042180A1 (ru) Коммутатор
SU1003358A1 (ru) Счетчик с накоплением
SU1173543A1 (ru) Коммутатор
SU1309286A2 (ru) Устройство дл контрол импульсов
SU978342A1 (ru) Коммутатор
SU788389A1 (ru) Последовательный счетчик с двухпроводной св зью
SU811478A1 (ru) Устройство дл управлени шестифазнымшАгОВыМ элЕКТРОдВигАТЕлЕМ
SU463110A1 (ru) Входной цифровой коммутатор
SU1163473A1 (ru) Резервированный делитель частоты
SU558273A1 (ru) Двухканальное устройство дл временного разделени импульсов
SU978337A1 (ru) Устройство дл получени разностной частоты импульсов (его варианты)
SU1181132A1 (ru) Резервированный делитель частоты
SU1363173A1 (ru) Устройство дл ввода информации
SU1226655A1 (ru) Пересчетное устройство
SU1248046A1 (ru) Адаптивный коммутатор
SU864481A1 (ru) Устройство дл управлени четырехфазным реверсивным шаговым электродвигателем
SU771663A1 (ru) Устройство дл сравнени
SU1181128A1 (ru) Устройство дл получени разностной частоты импульсов
SU1131050A1 (ru) Резервированна трехканальна система
SU1187275A1 (ru) ПРЕОБРАЗОВАТЕЛЬ КОД — ШИРОТНО-ИМПУЛЬСНЫЙ СИГНАЛ, содержащий ОК
SU1109628A1 (ru) Дешифратор дл многоканальных приборов акустической эмиссии
SU832715A1 (ru) Устройство контрол импульсов