SU1177828A1

SU1177828A1 - Differentiating device

Info

Publication number: SU1177828A1
Application number: SU843710619A
Authority: SU
Inventors: Mikhail Yu Mikheev; Boris V Chuvykin; Anatolij V Akimov; Yurij V Utemishev
Original assignee: Mikhail Yu Mikheev; Boris V Chuvykin; Anatolij V Akimov; Yurij V Utemishev
Priority date: 1984-03-11
Filing date: 1984-03-11
Publication date: 1985-09-07

Description

Изобретение относится к аналоговой вычислительной технике, .The invention relates to analog computing,.

Цель изобретения - упрощение устройства и повышение точности работы.The purpose of the invention is to simplify the device and improve accuracy.

. На чертеже приведена схема устройства.. The drawing shows a diagram of the device.

Устройство содержит интегратор 1, запоминающие элементы 2-4 и генератор 5 тактовых импульсов .The device contains an integrator 1, the storage elements 2-4 and the generator 5 clock pulses.

Устройство работает следующим об·?· разом.The device works as follows.

Интегратор 1 интегрирует входное напряжение за время, равное такту преобразования. Запоминающие элементы 3 и 4, работающие в противофазе, запоминают результат интегрирования и подают это напряжение на вход интегратора 1 на следующем такте с весовым коэффициентом, равным 2.Integrator 1 integrates the input voltage in a time equal to the conversion cycle. The storage elements 3 and 4, working in antiphase, memorize the result of integration and apply this voltage to the input of the integrator 1 at the next clock cycle with a weighting factor equal to 2.

1177828 21177828 2

Запоминающий элемент 4 осуществля· ет запоминание выходного напряжения , интегратора I к концу четных тактов и подачу запомненного напряжения наThe storage element 4 performs the memorization of the output voltage, the integrator I to the end of the even-numbered cycles and the supply of the memorized voltage to

5 соответствующий вход интегратора I в течение всего следующего нечетного такта,' с весовым коэффициентом, равным +1 .5 the corresponding input of the integrator I during the next odd clock cycle, with a weighting factor of +1.

К концу каждого четного такте раЮ боты на выходе интегратора Г накапливается напряжение, равное приращению среднего значения входного напряжения за два предыдущих такта работы, оно фиксируется запоминающимBy the end of each even clock cycle, bots at the output of the integrator G accumulate a voltage equal to the increment of the average value of the input voltage for the two previous clock cycles, it is fixed by the memory

15 элементом 4.15 element 4.

Коэффициенты обратных связей в реальном устройстве могут быть заданы соответствующим выбором суммирующих резисторов интегратора.The feedback coefficients in the real device can be set by the appropriate choice of integrator summing resistors.

Claims

Differentiator comprising an integrator, a first input of which ^- a data input device and the output οοεγ of the connections to data inputs of the first i.vtorogo storage elements, the outputs of which are connected to the second input of the integrator, a third storage element and a clock pulse generator, which pryamoy..vyhod connected to the write input of the first storage element and to the read input of the second storage element, the inverse output to the read input of the first storage element and to the write input The second storage element, ⁷ characterized in that, in order to simplify the device and improve the accuracy of operation, the integrator output is connected to the information input of the third storage element, the output of which., being the output of the device, is connected to the third integrator input, and the read input is connected respectively to the direct and inverse inputs of the clock pulse generator.

m

3 ©

N3

0 ©

ι