SU1171925A1 - Стабилизирующий преобразователь посто нного напр жени - Google Patents

Abstract

СТАБИЛИЗИРУЮЩИЙ ПРЕОБРАЗОВАТЕЛЬ ПОСТОЯННОГО НАПРЯЖЕНИЯ , содержащий генератор тактовых импульсов, первый счетный триггер, выходы которого подключены к первым входам двух селекторов, выходами соединенных с управл ющими входами усилител  мощности с выходным выпр мителем и фильтром, при этом выходы последнего подключены к входам усилител  посто нного тока, первым выходом подключенного к входу первого порогового элемента, отличающийс  тем, что, с целью повышени  точности стабилизации и надежности путем устранени  сквозных токов , в него введены второй и третий пороговые элементы, три D-триггера, четыре логических элемента 2И-НЕ, логический элемент ЗИ-НЕ и второй и третий счетные триггеры, а усилитель тока выполнен с двум  дополнительными, раздельными от первого, выходами, которые подключены к входам второго и третьего пороговых элементов , причем выходы пороговых элементов соединены соответственно с D-входами D-триггеров, С-входы которых объединены и подключены к Q-выходу первого счетного триггера, С-входом подключенного к Q-выходу второго счетного триггера, С-вход которого подключен к (-выходу третьего счетного триггера, С-входом подключенного к выходу генератора тактовых импульсов, Q-выход третьего D-триггера соединен с объединенными входами селекторов, третьи объединенные входы которых подключены к выходу первого логического элемента 2И-НЕ, а четвертые объединенные входы - к выходу второго логического элемента 2И-НЕ, один из входов которого подключен к Q-выходу € второго / -триггера, а другой - к выходу СО логического элемента ЗИ-НЕ и первому входу третьего логического элемента 2И-НЕ, второй вход которого подключен к выходу четвертого логического элемента 2И-НЕ, входами соединенного соответственно с Q-выходами второго и третьего счетных триггеров , при этом входы логического эле.мента ЗИ-НЕ подключены соответственно к Q-выходу первого D-триггера и Q-выходам второго и третьего счетных триггеров, Q-выход второго D-триггера соединен с вторым со входом первого логического элемента 2И- ND НЕ, первый вход которого соединен с выходом третьего логического элемента 2И-НЕ. сл

Description

Изобретение относитс  к преобразовательной технике и может быть использовано при разработке устройств электропитани  посто нного напр жени .

Цель изобретени  - повышение точности стабилизации устранени  сквозных токов и повышение надежности работы конвертора путем устранени  сквозных токов.

На фиг. 1 представлена функциональна  схема устройства; на фиг. 2 - диаграммы напр жений в характерных точках схемы; на фиг. 3 - вариант выполнени  усилител  посто нного тока с трем  раздельными выходами.

Устройство содержит генератор 1 тактовых импульсов, первый счетный триггер 2, подключенный к первым входам двух селекторов 3 и 4, выходами соединенными с управл ющими входами усилител  5 мош,ности с выходным выпр мителем 6 и фильтром 7, выходы которого подключены к входам усилител  8 посто нного тока с трем  раздельными выходами, подключенными соответственно с входами первого 9, второго 10 и третьего 11 пороговых элементов, причем выходы последних соединены с D-входами соответственно первого 12, второго 13 и третьего 14 D-триггеров, С-входы которых объединены и подключены к Q-выходу первого 2 счетного триггера, счетным входом подключенным к Q-выходу второго 15 счетного триггера, С-вход которого подключен к Q-выходу третьего счетного триггера 16, счетным входом подключенным к выходу генератора тактовых импульсов. Q-выход третьего Dтриггера соединен с объединенными вторыми входами селекторов, третьи объединенные входы которых подключены к выходу первого 17 элемента 2И-НЕ, а четвертые объединенные входы - к выходу второго 18 элемента 2И-НЕ, один из входов которого подключен к Q-выходу второго D-триггера, а второй - к выходу элемента ЗИ-НЕ 19 и первому входу третьего элемента 2И-НЕ 20, второй вход которого соединен с выходом четвертого 21 элемента 2И-НЕ, входами подключенного соответственно к Q-выходам второго 15 и третьего 16 счетного триггера . При этом входы элемент;а ЗИ-НЕ 19 подключены соответственно к Q-выходам первого 12 D-триггера и Q-выходами второго 15 и третьего 16 счетного триггера, а Q-выход второго 13 )-триггера соединен с вторым входом первого 17 элемента 2И-НЕ, первый вход которого подключен к выходу третьего 20 элемента 2И-НЕ.

Усилитель посто нного тока (фиг. 3) 8 состоит из входного делител  22, диффункционального усилител  23, источника 24 опорного напр жени , усилител  25 напр жени  и узла 26 эмиттерных повторителей.

На фиг. 2 представлены следующие диаграммы напр жений; диаграмма а - сигналы на выходе третьего счетного триггера 16; диаграмма б - сигналы на выходе второго

счетного триггера 15; диаграмма в - сигналы на выходе первого счетного триггера 2: диаграмма г - сигналы на выходе четвертого логического элемента 21; диаграмма о - сигналы на выходе третьего логического ЗИНЕ элемента 19; диаграмма е - сигналы на выходе третьего логического элемента 20; диаграмма ж - выходное напр жение преобразовател ; диаграмма и - сигналы на выходе первого D-триггера 12; диаграмма к 0 сигналы на выходе второго порогового устройства 10; диаграмма л - сигналы на выходе второго )-триггера 13; диаграмма м - сигналы на выходе третьего порогового устройства 11; диаграмма н - сигналы на выходе третьего D-триггера 14; диаграмма о - сигналы на выходе селектора 3; диаграмма п - сигналы на выходе селектора 4; диаграмма р - напр жение на выходе выпр мител  6.

Преобразователь напр жени  работает

0 следующим образом.

Характерным дл  данного устройства  вл ютс  три режима работы, а именно: режим максимальной нагрузки, режим минимальной нагрузки и режим холостого хода.

5 В первом режиме, т. е. в режиме максимальной нагрузки и минимального значени  входного напр жени  стабилизаци  выходного напр жени  и компенсаци  низкочастотных пульсаций происходит за счет дискретного изменени  длительности управл ющих импульсов от максимального до среднего значений (интервал ti-1з, фиг. 2).

Во втором режиме, т. е. в режиме минимальной нагрузки и максимального значени  входного напр жени  стабилизаци  выходного напр жени  и компенсаци  низкочастотных пульсаций происходит за счет дискретного изменени  длительности управл ющих импульсов от минимального до среднего значений (интервал ts-te, фиг. 2).

В режиме холостого хода стабилизаци  выходного напр жени  обеспечиваетс  за счет формировани  «пачек управл ющих импульсов минимальной длительности, которыми осуществл етс  периодическа  подпитка емкости фильтра 9 и усилител  посто нного 10 тока (интервал t4-ts, фиг. 2).

5 Генератор 1 вырабатывает исходную последовательность пр моугольных импульсов котора  поступает на вход цепочки из трех последовательно соединенных счетных триггеров 16, 15 и 2. С выходов счетного триггера 2 пр моугольные импульсы, сдвинутые

0 друг относительно друга на 180°, поступают на первые входы селекторов 3 и 4, чем достигаетс  управление работой усилител  5 мощности в двухтактном режиме.

Выпр мленное на выпр мителе 6 (диаграмма Я) и отфильтрованное фильтром 7 напр жение поступает на выходные выводы преобразовател .

Сигналы с выходов усилител  посто нного тока с трем  раздельными выходами 8.

вход которого подключен к выходным выводам преобразовател , подаютс  на входы пороговых устройств 9-11, которые управл ют очередностью переключенн  D-триггеров 12-14 в процессе стабилизации выходного напр жени . При значении величины выходного напр жени  (диаграмма ж) ниже определенного уровн  на выходах всех трех пороговых устройств по вл ютс  сигналы логической «1, которые поступают на информационные входы D-триггеров 12-14. По переднему фронту импульса, приход щего на тактовые входы D-триггеров 12-14 с пр мого выхода счетного триггера 2 (диаграмма в), на их пр мых выходах по вл ютс  сигналы логической «1. При этом сигнал логического нул  с инверсного выхода первого D-триггера 12 поступает на первый вход логического элемента ЗИ-НЕ 19 и запирает его, выходными сигналами второго D-триггера 13 открываетс  первый «элемент 17 и закрываетс  второй элемент 18, выходной сигнал с третьего D-триггера 14 открывает селекторы 3 и 4, на которые через третий логический элемент 20 и первый элемент 17 подаетс  последовательность импульсов с короткими паузами между ними (диаграмма г), сформированна  четвертым логическим элементом 21, с помощью сигналов с пр мых выходов третьего 16 (диаграмма а) и второго 15 (диаграмма б) счетных триггеров.

При прохождении последовательности импульсов через селекторы они запираютс  паузами в начале каждого такта работы усилител  мощности, чем достигаетс  формирование импульсов управлени  (диаграммы о и  ) максимальной длительности (интервал ti-12, фиг. 2), а также исключаетс  возможность прохождени  сквозных токов в усилителе 5 мощности, так как включение и выключение транзисторов преобразовател  разнесено во времени.

При увеличении значени  выходного напр жени  конвертора выходной сигнал на первом выходе усилител  8 посто нного тока достигает значени  верхнего порога срабатывани  первого порогового устройства 9, оно перебрасываетс  в другое устойчивое состо ние (диаграмма з), при котором первый D-триггер 12 перебрасываетс  (диаграмма и) по переднему фронту первого, после переключени  порогового элемента, импульса, прищедщего с первого счетного триггера 2, и. выходным сигналом отпирает логический элемент ЗИ-НЕ 19. На этом элементе с помощью сигналов, поступающих с инверсных входов третьего 16 и второго 15 счетных триггеров, формируетс  последовательность импульсов с короткими паузами между ними (диаграмма д). Сформированна  последовательность импульсов склады: ваетс  с выходными сигналами четвертого

логического элемента 21 на третьем логическом элементе 20 (диаграмма е).

Импульсы с выхода элемента 20 через первый элемент 17 поступают на селекторы 3 и 4, которые запираютс  на врем  их прохождени . Этим достигаетс  формирование импульсов управлени  средней длительности (интервал t2-ts, фиг. 2).

При дальнейшем увеличении значени  выходного напр жени  сигнал на втором выходе усилител  8 посто нного тока увеличиваетс  до значени  верхнего порога срабатывани  второго порогового устройства 10. Пороговое устройство перебрасываетс  в другое устойчивое состо ние (диаграмма к), при котором второй D-триггер 13 переключаетс 

5 (диаграмма л) передним фронтом импульса с первого счетного триггера 2 и выходными сигналами запирает первый элемент 17 и отпирает второй элемент 18, через который на селекторы 3 и 4 проход т имQ пульсы с логического элемента 19, определ ющие формирование импульсов управлени  минимальной длительности (интервал ta- t4, фиг. 2).

В режиме холостого хода на конденсаторе фильтра 7 происходит увеличение значени  напр жени , что приводит к увеличению значени  сигнала на третьем выходе усилител  посто нного тока 8 до верхнего порога срабатывани  третьего порогового устройства 11, оно перебрасываетс  в другое устойчивое состо ние (диаграмма м). При

0 этом третий D-триггер 14 переключаетс  (диаграмма н) передним фронтом импульса с первого счетного триггера 2 и выходным сигналом логического «О запирает селекторы 3 и 4, чем достигаетс  прекращение подпитки электромагнитной энергией емкости

фильтра 7. При уменьшении значени  выходного напр жени  третье пороговое устройство 11 перебрасываетс  в исходное состо ние и через третий D-триггер 14 открывает селекторы 3 и 4. То есть на вход усилител 

мощности поступают импульсы управлени  минимальной длительности, которые подзар жают конденсатор фильтра 7 до значени  напр жени , вызывающего срабатывание третьего порогового устройства, вследствие чего происходит запирание селекторов 3 и 4

5 (интервал t4-ts, фиг. 2).

Прохождение первого импульса из «пачки и первого импульса другой длительности через одно и то же плечо усилител  мощности , а также парность количества импульсов в «пачке и парность импульсов одинаковой длительности обеспечиваетс  тем, что переключение D-триггеров 12-14 происходит перед первым тактом работы двухтактного усилител  мощности.

При понижении значени  выходного напр жени  срабатывание пороговых устройств происходит в обратном пор дке.

s

Claims (1)

1. СТАБИЛИЗИРУЮЩИЙ ПРЕОБРАЗОВАТЕЛЬ ПОСТОЯННОГО НАПРЯЖЕНИЯ, содержащий генератор тактовых импульсов, первый счетный триггер, выходы которого подключены к первым входам двух селекторов, выходами соединенных с управляющими входами усилителя мощности с выходным выпрямителем и фильтром, при этом выходы последнего подключены к входам усилителя постоянного тока, первым выходом подключенного к входу первого порогового элемента, отличающийся тем, что, с целью повышения точности стабилизации и надежности путем устранения сквозных токов, в него введены второй и третий пороговые элементы, три D-триггера, четыре логических элемента 2И—НЕ, логический элемент ЗИ—НЕ и второй и третий счетные триггеры, а усилитель тока выполнен с двумя дополнительными, раздельными от первого, выходами, которые подключены к входам второго и третьего пороговых элементов, причем выходы пороговых элементов соединены соответственно с D-входами D-триггеров, С-входы которых объединены и подключены к Q-выходу первого счетного триггера, С-входом подключенного к Q-выходу второго счетного триггера, С-вход которого подключен к Q-выходу третьего счетного триггера, С-входом подключенного к выходу генератора тактовых импульсов, Q-выход третьего D-триггера соединен с объединенными входами селекторов, третьи объединенные входы которых подключены к выходу первого логического элемента 2И—НЕ, а четвертые объединенные входы — к выходу второго логического элемента 2И—НЕ, один из входов которого подключен к Q-выходу g второго D-триггера, а другой — к выходу логического элемента ЗИ—НЕ и первому входу третьего логического элемента 2И—НЕ, второй вход которого подключен к выходу четвертого логического элемента 2И—НЕ, входами соединенного соответственно с Q-выходами второго и третьего счетных триггеров, при этом входы логического элемента ЗИ—НЕ подключены соответственно к Q-выходу первого D-триггера и Q-выходам второго и третьего счетных триггеров, Q-выхбд второго D-триггера соединен с вторым входом первого логического элемента 2И— НЕ, первый вход которого соединен с выходом третьего логического элемента 2И—НЕ.

   SU .... 1171925