SU1168992A1

SU1168992A1 - Сигнализатор наличи пламени

Info

Publication number: SU1168992A1
Application number: SU833708335A
Authority: SU
Inventors: Игорь Васильевич Милашенко; Григорий Павлович Попов; Анатолий Юрьевич Романенко; Игорь Викторович Северин
Original assignee: Предприятие П/Я Г-4984
Priority date: 1983-12-28
Filing date: 1983-12-28
Publication date: 1985-07-23

Abstract

1. СИГНАЛИЗАТОР НАЛИЧИЯ ПЛАМЕНИ, содержащий фотоприемник, выход которого через последовательно соединенные усилитель и вход детектора соединен с первыми входами первого и второго ключей, выходы которых соединены с первыми входами соответственно первого и второго запоминающих блоков, блок управлени , первый, второй, третий, четвертый вы-ходы которого соединены соответственно с вторыми входами первого и второго ключей и первого и второго запоминающих блоков. сумматор, отличающийс тем, что, с целью расширени динамического диапазона измерений и повыщени помехозащищенности сигнализатора, в него введены буферный каскад, делитель напр жени на первом и втором резисторах, блок обработки информации и третий и четвертый ключи, первые входы которых соединены с выходами соответственно первого и второго запоминающих 6.ЛОКОВ, вторые - с вторым и первым выходами блока управлени соответственно, а выходы - с входом буферного каскада, выход которого соединен с входом делител напр жени , выход которого соединен с первым входом сумматора, выход которого соединен с первым входом блока обработки инi формации, второй вход сумматора соединен с выходом усилител и входом блока управ (Л лени , п тый выход которого соединен с вторым входом блока обработки информации, выход которого вл етс выходом устройства .

Description

О5 00

со со

N3

2. Сигнализатор по п. 1, отличающийс тем, что блок обработки информации выполнен на первом и втором счетчиках, элементе И, инверторе, первом и втором резисторах, первом и втором конденсаторах, счетный вход первого счетчика вл етс первым входом блока, выход первого счетчика соединен с первым входом элемента И, выход которого вл етс выходом блока обработки информации, счетный вход второго счетчика вл етс вторым входом блока, выход второго счетчика через первый конденсатор соединен с вторым входом элемента И, с первым выводом первого резистора и с входом инвертора, выход которого через второй конденсатор соединен с объединенными входами установки в «О первого и второго счетчиков и с первым выводом второго резистора, входы запрета первого и второго счетчиков и вторые выводы первого и второго резисторов соединены с общим проводом .

3. Сигнализатор по п. 1, отличающийс тем, что, блок управлени выполнен на дешифраторе , триггере и компараторе, первый вход которого вл етс входом блока управлени , а выход - п тым выходом блока управлени и соединен с первыми входами дешифратора и триггера, инверсный выход которого соединен с вторым входом триггера, пр мой выход которого соединен с вторым входом дешифратора, первый, второй, третий, четвертый выходы которого вл ютс соответственно первым, вторым, третьим, четвертым выходами блока управлени , второй вход компаратора соединен с клеммой опорного напр жени .

Изобретение относитс к пожарной сигнализации .

Цель изобретени - расширение динамического диапазона измерени и повышени помехозащищенности устройства.

На чертеже приведена функциональна схема устройства.

OHO содержит фотоприемник 1, селективный усилитель 2, детектор 3, блок 4 управлени , электронные ключи 5-8, запоминающие блоки 9 и 10, буферный каскад 11, сумматор 12 и блок 13 обработки информации , резисторы 14 и 15 делител напр жени .

Блок 13 обработки информации может содержать счетчики 16 и 17, элемент И 18, инвертор 19, конденсаторы 20 и 2 и резисторы 22 и 23.

Блок. 4 управлени может состо ть из компаратора 24, триггера 25 и дешифратора 26. Один из входов компаратора 24 служит входом блока 4 управлени , а на второй вход компаратора подаетс опорное напр жение и (нулевой уровень), которое из соображений повышени помехозащищенности выбрано равным 0,1 В. Выход компаратора 24 соединен со счетным входом триггера 25, с входом первого разр да дешифратора 26, а также служит выходом 5 блока 4 управлени . Выход триггера св зан с входом второго разр да дешифратора 26, выходы 1-4 которого вл ютс выходами блока 4 управлени .

Схема работает следующим образом. При возникновении мерцающего пламени на выходе фотоприемника 1 по вл етс электрический сигнал, который поступает на вход селективного усилител 2, работающего в заданном диапазоне частот мерцани (например, 2-20 Гц). С выхода усилител 2 сигнал поступает на вход блока 4 управлени , на первый вход сумматора 12 и выпр мленный детектором 3 - на первые входы электронных ключей 5 и 6. Блок 4 управлени предназначен дл формировани импульсов, управл ющих работой электронных ключей 5-8 и запоминающих блоков 9 и 10, а также дл формировани цикла измерени . С приходом первой положительной полуволны с выхода усилител 2 на вход блока 4 управлени в компараторе 24 происходит сравнение величины этого сигнала с заданным нулевым уровнем 0,1 В (Uoji)- В случае превышени входным сигналом нулевого уровн компаратор 24 формирует выходной импульс, который, поступив на вход дешифратора 26, вызовет по вление на его выходе, соответствующем выходу 1 блока 4 управлени , уровн логической единицы, приводит к замыканию электронных ключей 5 и 8, чем обеспечиваетс запись пикового значени амплитуды сигнала с выхода пикового детектора 3 через электронный ключ 5 в запоминающий блок 9 и подключение выхода запоминающего устройства 10 через электронный ключ 8, буферный каскад 11 и делитель , состо щий из резисторов 14 и 15, к второму входу сум.матора 12.

По заднему фронту сформнрованного компаратором 24 импульса триггер 25 устанавливаетс так, что на его выходе по вл етс уровень логической единицы, при этом дешифратор 26 формирует уровень логической единицы на выходе 1 блока 4 управлени . По вление логической единицы вызывает обнуление запоминающего блока 10 управлени устройства. В момент прихода второй положительной полуволны с выхода усилител 2 компаратор 24 формирует выходной импульс, что соответствует по влению на первом и втором входах дешифратора уровень логической единицы, в результате чего дешифратор формирует уровень логической единицы на выходе 2 блока 4 управлени , что приводит к замыканию электронных ключей 6 и 7, чем обеспечиваетс запись пикового значени амплитуды с выхода детектора 3 на запоминаюш.ий блок 10 и подключение выхода запоминающего блока 9 через буферный каскад 11 и делитель, состо щий из резисторов 14 и 15, к второму входу сумматора 12. По заднему фронту импульса на выходе компаратора 24 триггер 25 устанавливаетс в состо ние, соответствующее по влению уровн логического нул на его выходе. При этом дешифратор 26 переходит в состо ние, соответствующее по влению уровн логической единицы на выходе 3 блока 4 управлени , чем обеспечиваетс обнуление запоминающего устройства 9. При поступлении последующих положительных амплитуд с выхода усилител 2 цикл работы блока 4 управлени повтор етс .

Буферный каскад 11 предназначен дл обеспечени работы запоминающего устройства 9 и 10 на низкоомную нагрузку - делитель . Делитель напр жени на резисторах 14 и 15 предназначен дл задани порогового значени глубины модул ции входного сигнала, при превышении которого сумматор 12 формирует выходной сигнал.

Таким образом, сумматор 12 в момент прихода первой положительной полуволны сигнала на выходе усилител 2 сравнивает по амплитуде два сигнала: выходной сигнал усилител 2 и сигнал с выхода запоминающего устройства 10.

При выполнении услови -щ- (0 где Ui - измер ема амплитуда; Ua - записанное в запоминающем блоке значение, предыдущей амплитуды; f - коэффициент , задающий пороговую глубину .модул ции , сумматор 12 формирует сигнал, который записываетс на счетчик 16. При этом сигнал с выхода 5 блока 4 управлени , соответствующий переходу входным сигналом нулевого уровн , записываетс на счетчик 17.

В момент прихода второй положительной полуволны сумматор 12 сравнивает ее амплитудное значение со значением предыдушей амплитуды с выхода запоминающего устройства 9.

Таким образом, на входах сумматора 12 сравниваютс сигналы с выхода усилител 2 и записанное в пам ти значение предыду5 . щей амплитуды с коэффициентом, учитывающим пороговую глубину модул ции, заданную делителем на резисторах 14 и 15. При выполнении услови (1) сумматор 12также формирует выходной сигнал записи на счетчик 16. Если условие (1) не выполн етс , то сигнал с выхода сумматора 12 отсутствует. По окончании второй положительной полуволны входного сигнала блок 4 управлени переводит запоминающий блок 9 в нулевое положение, подготавлива его дл записи

5 третьей полуволны входного сигнала. Таким образом, происходит обработка сигнала в течение цикла измерени . В предлагаемом варианте сигнализатора цикл измерени задан количеством сравниваемых амплитуд

0 входного сигнала, в данном случае - четырьм амплитудами. По окончании четвертой амплитуды с выхода счетчика 17 дифференцирующей цепью, состо щей из конденсатора 20 и резистора 22, формируетс импульс разрешени на выдачу информации с выхода счетчика 16. Сигнал с выхода счетчика 16 пройдет через элемент И 18 в том случае, когда за цикл измерени отношени числа импульсов, накопленных счетчиком 17, к числу импульсов с выхода счетчика 16 будет

0 больше 1,2. Коэффициент 1,2 выбран из соображений улучшени помехозащищенности сигнализатора.

Дифференцированный импульс с выхода 5 счетчика 17 инвертируетс инвертором 19 и дифференцируетс цепью, состо щей из конденсатора 21 и резистора 23. Этот импульс предназначен дл обнулени счетчиков 16 и 17, чем обеспечиваетс подготовка их к новому циклу измерени . Таким образом, уст ройство обработки инфор.мации производит сравнение импульсов с выхода блока 4 управлени и с выхода сумматора 12. Выходной сигнал формируетс лищь в том случае, когда выполн етс условие (1), т.е. сигнал 5 на входе устройства знакопеременен и глубина модул ции его больше заданной.

Знакопеременность выражаетс в отличии числа импульсов на выходе счетчика 16 (пг) от числа импульсов на выходе счетчика 17 (nj). Так, при воздействии на вход устройства регул рного сигнала или сигнала с нарастающей амплитудой отношение числа импульсов щ 1, поскольку каждый последуюший импульс больше или равен предыдущему. При воздействии на вход сигнализатора сигнала с убывающей амплитудой если разность пиковых значений соседних амплитуд больше заданной глубины модул

Claims

1. СИГНАЛИЗАТОР НАЛИЧИЯ ПЛАМЕНИ, содержащий фотоприемник, выход которого через последовательно соединенные усилитель и вход детектора соединен с первыми входами первого и второго ключей, выходы которых соединены с первыми входами соответственно первого и второго запоминающих блоков, блок управления, первый, второй, третий, четвертый выходы которого соединены соответственно с вторыми входами первого и второго ключей и первого и второго запоминающих блоков, сумматор, отличающийся тем, что, с целью расширения динамического диапазона измерений и повышения помехозащищенности сигнализатора, в него введены буферный каскад, делитель напряжения на первом и втором резисторах, блок обработки информации и третий и четвертый ключи, первые входы которых соединены с выходами соответственно первого и второго запоминающих блоков, вторые — с вторым и первым выходами блока управления соответственно, а выходы — с входом буферного каскада, выход которого соединен с входом делителя напряжения, выход которого соединен с первым входом сумматора, выход которого соединен с первым входом блока обработки информации, второй вход сумматора соединен <g с выходом усилителя и входом блока управления, пятый выход которого соединен с вто- £ рым входом блока обработки информации, f выход которого является выходом устрой- » ства. ~

О

QO СО

СО ю

2. Сигнализатор по π. 1, отличающийся тем, что блок обработки информации выполнен на первом и втором счетчиках, элементе И, инверторе, первом и втором резисторах, первом и втором конденсаторах, счетный вход первого счетчика является первым входом блока, выход первого счетчика соединен с первым входом элемента И, выход которого является выходом блока обработки информации, счетный вход второго счетчика является вторым входом блока, выход второго счетчика через первый конденсатор соединен с вторым входом элемента И, с первым выводом первого резистора и с входом инвертора, выход которого через второй конденсатор соединен с объединенными входами установки в «О» первого и второго счетчиков и с первым выводом второго резистора, входы запрета первого и вто рого счетчиков и вторые выводы первого и второго резисторов соединены с общим проводом.

3. Сигнализатор по π. 1, отличающийся тем, что, блок управления выполнен на дешифраторе, триггере и компараторе, первый вход которого является входом блока управления, а выход — пятым выходом блока управления и соединен с первыми входами дешифратора и триггера, инверсный выход которого соединен с вторым входом триггера, прямой выход которого соединен с вторым входом дешифратора, первый, второй, третий, четвертый выходы которого являются соответственно первым, вторым, третьим, четвертым выходами блока управления, второй вход компаратора соединен с клеммой опорного напряжения.