SU1168926A1

SU1168926A1 - Device for comparing binary numbers

Info

Publication number: SU1168926A1
Application number: SU843702379A
Authority: SU
Inventors: Анатолий Николаевич Морозевич; Алексей Александрович Бутов
Original assignee: Минский радиотехнический институт
Priority date: 1984-02-16
Filing date: 1984-02-16
Publication date: 1985-07-23

Abstract

УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ДВОИЧНЫХ ЧИСЕЛ, содержащее п кольцевых регистров сдвига, где п-число сравниваемых чисел, п элементов равнозначности , первый и второй элементы ИЛИ и элемент И, причем входы сравниваемых чисел устройства подключены к установочным входам соответствующих кольцевых регистров сдвига, пр мые иыходы старших разр дов которых соедине.41,1 с первыми информационными входами соответствующих элементов равнозначности и входами первого элемента ИЛИ, выход которого подключен к первому входу элемента И, второй вход которого соединен с выходом второго элемента ИЛИ, а выход подключен к входам разре1пени сравнени всех элементов равнозначности , вторые информационные входы которых подключены к шине -.а 1ани режима устройства, выходы элементов равнозначности соединены с входами установки в «О соответствующих кольцевы.х регистров сдвига , выходы которых вл ютс инфор.мационными выходами устройства, входы управлени сдвигом всех кольцевых регистров сдвига подключены к тактовому входу устройства , отличающеес тем, что, с целью повышени достоверности сравнени путем вы влени минимального числа при любом распределении нулей и единиц в двоичной записи сравниваемых чисел, в него введены группа п элементов ИЛИ. группа п элементов И и многовходовый элемент И, причем выходы разр дов кольцевых регистров сдвига подключены к входам соответствующих элементов ИЛИ группы, выходы кото о рых соединены с соответствующими входами многовходового элемента И и первыми (Л входами соответствующих элементов И группы , вторые входы которых соединены с инверсными выходами старших разр дов соответствующих кольцевых регистров сдвига, а выходы подключены к входам второго элемента ИЛИ, выход многовходового элемента И вл етс выходом индикации устройства . а 00 ;о ГчЭ 0A DEVICE FOR COMPARING BINARY NUMBERS containing n annular shift registers, where n is the number of compared numbers, n equivalence elements, the first and second OR elements, and the AND element, and the inputs of the compared numbers of the device are connected to the installation inputs of the corresponding annular shift registers, the first higher outputs bits of which are connected 41.1 with the first information inputs of the corresponding equivalence elements and the inputs of the first OR element whose output is connected to the first input of the AND element, the second input of which It is connected to the output of the second OR element, and the output is connected to the inputs of the comparison of all equivalence elements, the second information inputs of which are connected to the bus of the device mode, the outputs of the equivalence elements are connected to the inputs of the installation in “About the corresponding annular shift registers, the outputs of which are the information outputs of the device, the shift control inputs of all the circular shift registers are connected to the clock input of the device, characterized in that, in order to increase the reliability Comparison by identifying the minimum number for any distribution of zeros and ones in the binary notation of the compared numbers, a group of n elements of the OR elements are entered into it. the group n of elements AND and the multi-input element AND, and the outputs of the bits of the ring shift registers are connected to the inputs of the corresponding elements OR of the group whose outputs are connected to the corresponding inputs of the multi-input element AND and the first (L inputs of the corresponding elements AND of the group whose second inputs are connected to the inverse outputs of the upper bits of the corresponding ring shift registers, and the outputs are connected to the inputs of the second OR element, the output of the multi-input element AND is the device indication output. 00; about GcheE 0

Description

Изобретение относитс к автоматике и вычислительной технике и может быть использовано при реализации технических средств ЭВМ и создании устройств обработки статистической информации. Цель изобретени - повышение достоверности сравнени путем вы влени минимального числа при любом распределении нулей и единиц в двоичной записи сравниваемых чисел. На фиг. 1 представлена схема устройства дл сравнени двоичных чисел; на фиг. 2 возможна реализаци элемента равнозначности . Устройство дл сравнени двоичных чисел содержит п кольцевых регистров 1 сдвига , тактовый вход 2 устройства, первый 3 и второй 4 элементы ИЛИ, элемент И 5, элементы 6 равнозначности, шину 7 задани режима, входы 8 сравниваемых чисел, информационные выходы 9, группа элементов И 10, группа элементов ИЛИ 11, многовходовый элемент И 12, выход 13 индикации. Устройство работает следующим образом . Перед началом работы в кольцевые регистры 1 сдвига со входов 8 занос тс исходные числа, подлежащие сравнению. При поиске максимального числа на шину 7 задани режима подаетс уровень логического нул , а при поиске минимального числа - уровень логической единицы Устройство находит экспериментальное (максимальное или минимальное) число за m тактов, где m - число разр дов каждого из регистров 1. В течение очередного Е-го такта, где , 2,..., пт},.,анализируетс наличие хот бы одной единицы в одноименных (т-В+1)-х разр дах сравниваемых чисел, и если в этих разр дах содержитс хот бы одна единица, то на выходе первого элемента ИЛИ 3 по витс уровень логической единицы (заметим, что в Е-м такте работы в старших т-х разр дах регистров 1 сдвига содержатс двоичные цифры, которые в исходном состо нии были записаны в соответствующих (т-Е+1)-х разр дах). Одновременно анализируетс наличие хот бы одного нул в одноименных (т-Е+1)-х разр дах тех же сравниваемых чисел, которые в текущем f-м такте отличны от нул . Если в этих разр дах содержитс хот бы один ноль, то на выходе второго элемента ИЛИ 4 по витс уровень логической единицы . Этот сигнал формируетс теми парами элементов ИЛИ 11 и И 10,которые подключены к регистру, содержащему в текущий момент времени в т-м разр де ноль, а в остальных разр дах - хот бы одну единицу. Если же в каком-либо из регистров 1 оказываетс число, равное нулю, то на выходе соответствующего элемента И 10 по витс уровень логического нул , и тем самым этот регистр «выключаетс из работы. Таким образом, если в указанных разр дах регистров 1 содержитс хот бы одна единица и хот бы один ноль, то на выходе первого элемента И 5 по витс уровень логической единицы, который подаетс на управл ющие входы элементов 6 равнозначности . При этом те элементы равнозначности, дл которых значени сигналов на их входах совпадают, вырабатывают сигналы, устанавливающие соответствующие им регистры 1 в нулевое состо ние. Очередной t-й такт заканчиваетс подачей тактового импульса на входную щину 2, что приводит к циклическому сдвигу на один разр д содержимого каждого из регистров 1 в сторону старших разр дов. Устройство заканчивает свою работу после подачи 1Т1-ГО импульса на щину 2. При этом один из регистров 1 будет содержать экстремальное число, а остальные ре™стры будут обнулены. Необходимо отметить, что в режиме вы влени минимального числа устройство функционирует правильно, если только среди сравниваемых отсутствуют числа, равные нулю, так как соответствующие регистры с самого начала «выключаютс из работы, и минимальное число находитс среди чисел не равных нулю. Поэтому при поиске минимального числа сразу же после записи исходных чисел в регистры 1 анализируетс сигнал на сигнализирующем выходе 13 устройства , формируемый на выходе второго элемента И 12. Уровень логического нул означает , что минимальным вл етс число, равное нулю, и при этом устройство заканчивает свою работу. Уровень логической единицы означает, что среди исходных отсутствуют числа, равные нулю, и поиск минимального числа выполн етс за m тактов рассмотренр/ым способом.The invention relates to automation and computing and can be used in the implementation of technical means of a computer and the creation of devices for processing statistical information. The purpose of the invention is to increase the reliability of the comparison by identifying the minimum number for any distribution of zeros and ones in the binary record of the compared numbers. FIG. 1 shows a diagram of a device for comparing binary numbers; in fig. 2 possible implementation of the element of equivalence. A device for comparing binary numbers contains n ring shift registers 1, a clock input 2 devices, the first 3 and second 4 elements OR, the AND element 5, equivalence elements 6, the mode setting bus 7, the inputs 8 of the compared numbers, information outputs 9, the group of elements AND 10, a group of elements OR 11, a multiple input element AND 12, an output 13 of the display. The device works as follows. Before starting work, the circular numbers 1 of the shift from inputs 8 add the initial numbers to be compared. When searching for the maximum number on the bus 7 of the mode setting, the logic zero level is supplied, and when searching for the minimum number, the logic unit level. The device finds the experimental (maximum or minimum) number in m cycles, where m is the number of bits of each of the registers 1. During the next The e-th bar, where, 2, ..., f}, ..., analyzes the presence of at least one unit in the same (m-B + 1) -x digits of the numbers being compared, and if at least one unit, then at the output of the first element OR 3 Work feed (note that the E-th clock cycle operation in the upper m-bit rows x 1 shift registers contained binary numbers that in the initial state has been recorded in the corresponding (+ E m-1) th bit rows). At the same time, the presence of at least one zero in the same-name (m-E + 1) th bits of the same compared numbers that are different from zero in the current f-th cycle is analyzed. If at least one zero is contained in these bits, then at the output of the second element OR 4 there is a logical unit level. This signal is formed by those pairs of elements OR 11 and AND 10, which are connected to the register that contains at the current time in the mth digit zero, and in the other bits at least one unit. If in any of the registers 1 there is a number equal to zero, then at the output of the corresponding element AND 10 there is a logical zero level, and thus this register is switched off from work. Thus, if the specified bits of registers 1 contain at least one unit and at least one zero, then at the output of the first element And 5 there is a level of logical unit that is fed to the control inputs of the equivalence elements 6. In this case, those elements of equivalence, for which the values of the signals at their inputs coincide, produce signals that set the corresponding registers 1 to the zero state. The next t-th clock cycle ends by applying a clock pulse to the input strip 2, which leads to a cyclic shift by one bit of the contents of each of the registers 1 towards the higher bits. The device finishes its operation after the 1T1-TH pulse is applied to the bar 2. At the same time, one of the registers 1 will contain an extreme number, and the other registers will be set to zero. It should be noted that in the mode of detecting the minimum number, the device functions correctly, if only among the compared ones there are no numbers equal to zero, since the corresponding registers are from the very beginning disconnected from work, and the minimum number is among the numbers not equal to zero. Therefore, when searching for the minimum number immediately after writing the original numbers to registers 1, a signal is analyzed at the signal output device 13, which is generated at the output of the second element 12. Logical zero level means that the minimum number is zero and the device finishes work The level of the logical unit means that among the input numbers there are no numbers equal to zero, and the search for the minimum number is performed in m cycles in the considered / th way.

гg

7-7-

zz

;j; j

//

ЖF

ВДVD

Claims

DEVICE FOR COMPARISON OF BINARY NUMBERS, containing n ring shift registers, where n is the number of compared numbers, n are equivalence elements, the first and second elements are OR and the AND element, and the inputs of the compared numbers of the device are connected to the setting inputs of the corresponding ring shift registers, direct outputs of the most significant bits which are connected to the first information inputs of the corresponding equivalence elements and the inputs of the first OR element, the output of which is connected to the first input of the AND element, the second input of which is connected inen with the output of the second OR element, and the output is connected to the inputs to enable comparison of all the equivalence elements, the second information inputs of which are connected to the bus. And in the device mode, the outputs of the equivalence elements are connected to the installation inputs at “0” of the corresponding ring shift registers, the outputs of which are the information outputs of the device, the inputs of the shift control of all the ring shift registers are connected to the clock input of the device, characterized in that, in order to increase the reliability of the comparison of put In order to identify the minimum number for any distribution of zeros and ones in the binary notation of the compared numbers, a group of n OR elements is introduced into it. And η group elements and multi-input AND gate, the outputs of ring shift register bits are connected to the inputs of the corresponding element or the group _with ryh koto- outputs connected to respective vhoda- SS E multi-input AND gate and the first inputs of AND gates corresponding group, the second inputs of which are connected with inverse high-order outputs of the corresponding circular shift registers, and the outputs are connected to the inputs of the second OR element, the output of the multi-input element AND is the device indication output.

SU .... 1168926