SU1166007A1 - Quasiperiodic signal analyser - Google Patents

Quasiperiodic signal analyser Download PDF

Info

Publication number
SU1166007A1
SU1166007A1 SU833574968A SU3574968A SU1166007A1 SU 1166007 A1 SU1166007 A1 SU 1166007A1 SU 833574968 A SU833574968 A SU 833574968A SU 3574968 A SU3574968 A SU 3574968A SU 1166007 A1 SU1166007 A1 SU 1166007A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
inputs
counter
generator
output
Prior art date
Application number
SU833574968A
Other languages
Russian (ru)
Inventor
Михаил Витальевич Шахматов
Original Assignee
Предприятие П/Я А-3325
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3325 filed Critical Предприятие П/Я А-3325
Priority to SU833574968A priority Critical patent/SU1166007A1/en
Application granted granted Critical
Publication of SU1166007A1 publication Critical patent/SU1166007A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

АНАЛИЗАТОР КВАЗИПЕРЙОДИЧЕСКИХ СИГНАЛОВ, coдepжaIЦtdi п параллельно включенных каналов, каждый из которых состоит из последовательно соединенных умно сител , регулируемого интегратора и регистратора, а также генератор счетных импульсов и.генератор функций Уолша, выводами подключенный к первьн входам умножителей всех каналов, вторые входы которых объединены и соединены с i выходом инвертора, а третьи объединенные входы соединены одновременно с входом инвертора и входом анализатора , отличающийс  тем, что, с целью повышени  точности измерений, в него введены последовательно соединенные счетчик-делитель , блок пам ти и схема сравнени , а также счетчик, генератор управл нщих сигналов и цифроаналоговый преобразователь, йходы которого соединены с соответствующими выходами блока пам ти, а выход подключен к первьм управл ющим входам регулируемых интеграторов всех каналов, при этом вторые входы схемы сравне-. ни  подключены к выходам счетчика, первый вход которого подключен к выходу генератора счетных импульсов и одновременно к первому входу счетчика-делнтел , второй вход ко- торого соединен с входом синхросигналов и св зан с вторым входом счетчика , управл ющим входом блока пам ти и первьм входом генератора управл ющих сигналов, выход схемы сравнени  подключен одновременно к входу генератора функций Уолша, третьему входу счетчика и второму входу генератора управл ющих сигналов, один выход которого соединен с вторыми управл ющими входами регулируемых интеграторов всех каналов, а другойс управл кицими входами регистраторов этих каналов.KVAZIPERYODICHESKIH SIGNAL ANALYZER, codepzhaITstdi n parallel channels, each of which consists of series-connected smart CITEL regulated integrator and registrar, and count pulse generator i.generator Walsh functions pervn terminals connected to inputs of the multipliers of all channels, the second inputs of which are combined and connected to the i output of the inverter, and third combined inputs connected simultaneously to the input of the inverter and the analyzer input, characterized in that, in order to increase the accuracy measurements, serially connected counter-divider, memory block and comparison circuit, as well as a counter, a generator of control signals and a digital-to-analog converter, whose inputs are connected to the corresponding outputs of the memory block and the output connected to the first control inputs of adjustable integrators all channels, while the second inputs of the circuit are compared-. They are connected to the outputs of the counter, the first input of which is connected to the output of the generator of counting pulses and simultaneously to the first input of the counter-delntel, the second input of which is connected to the clock input and connected to the second input of the counter, which controls the input of the memory block and the first input control signal generator, the output of the comparison circuit is connected simultaneously to the input of the Walsh function generator, the third input of the counter and the second input of the control signal generator, one output of which is connected to the second control input The waters of the adjustable integrators of all channels, and the other with the control inputs of the recorders of these channels.

Description

. / 1 1. / eleven

Изобретение относитс  к информационно-измерительной технике и может использоватьс  дл  анализа квазипериодического сигнала по его спектральным составл ющим.The invention relates to information and measurement technology and can be used to analyze a quasi-periodic signal by its spectral components.

Известен цифровой анализатор спектра, содержащий генератор тактовых импульсов, генератор функций Уолша, элемент задержки, логический блок разнозначность, реверсивные счетчики,  чейку запоминани  и преобразователь напр жени  в длительность TI 3A digital spectrum analyzer is known, comprising a clock pulse generator, a Walsh function generator, a delay element, a logic unit of ambiguity, reversible counters, a memory cell and a voltage-to-voltage converter TI 3.

Однако данному устройству характерна больша  погрешность при определении коэффициентов разложени  в р д Уолша дл  частот олее 1 кГц.However, this device has a large error in determining the decomposition coefficients in the Walsh series for frequencies above 1 kHz.

Наиболее близким по технической сущности к изобретению  вл етс  анализатор периодических сигналов, содержащий последовательно соединенные фильтр низкой частоты, усилительограничитель , интегратор, фильтр посто нной составл ющей, детектор, дифференцирующее устройство, генератор функции Уолша и п параллельно соединенных каналов, каждый из которых состоит из последовательно соеди ненных умножител , интегратора с регулируемой посто нной времени и регистрирующего устройства, причем вторые входы умножителей соединены через инвертор, а третьи входы непосредственно с усилителем мощности , вход которого подключен к источнику исследуемого сигнала 2 j.The closest in technical essence to the invention is a periodic signal analyzer comprising a series-connected low-pass filter, an amplifier limiting device, an integrator, a constant component filter, a detector, a differentiating device, a Walsh function generator, and n parallel-connected channels, each of which consists of connected multipliers, an integrator with an adjustable time constant, and a registering device, with the second inputs of the multipliers connected via an inverter and the third inputs are directly with a power amplifier, the input of which is connected to the source of the signal under study 2 j.

Недостатком известного устройства  вл етс  ограниченна  точность измерений при изменении периода повторени  входного сигнала, так как в противном случае частота основной гармоники может выйти из полосы пропускани  фильтра низкой частоты„A disadvantage of the known device is the limited accuracy of measurements when changing the repetition period of the input signal, otherwise the fundamental frequency may leave the low-pass filter passband.

Цель изобретени  - повышение точности измерений.The purpose of the invention is to improve the measurement accuracy.

Поставленна  цель достигаетс  тем, что в анализатор квазипериодических сигналов, содержащий п параллельно включенных каналов, каждый из которых состоит из последовательно соединенных умножител , регулируемого интегратора и регистратора, а также генератор счетных импульсов и генератор функций Уолша, выходами подключенный к первым входам умножителей всех каналов, вторые входы которых объединены и соединены с выходом инвертора, а третьи объеди6007 . 2This goal is achieved by the fact that the analyzer contains quasi-periodic signals containing n parallel connected channels, each of which consists of a series-connected multiplier, an adjustable integrator and a recorder, as well as a generator of counting pulses and a Walsh function generator, outputs connected to the first inputs of multipliers of all channels, the second inputs of which are combined and connected to the output of the inverter, and the third ones are connected to 6007. 2

ненные входы соединены одновременно с входом инвертора и входом анализатора , введены последовательно соединенные счетчик-делитель, блок пам тиThe input inputs are connected simultaneously with the input of the inverter and the input of the analyzer, serially connected counter-divider, memory block are entered

5 и схема сравнени , а также счетчик, генератор управл кщих сигналов и цифроаналоговый преобразователь, входы которого соединены с соответствующими вьЕ одами блока пам ти, а выход подключен к первым управл ющим входам регуашруемых интеграторов всех каналов, при этом вторые входы схемы сравнени  подключены к выходам счетчика, вход которого подключен к выходу5 and a comparison circuit, as well as a counter, a generator of control signals and a digital-to-analog converter, the inputs of which are connected to the corresponding types of memory block, and the output is connected to the first control inputs of adjustable integrators of all channels, while the second inputs of the comparison circuit are connected to the outputs counter whose input is connected to the output

s генератора счетных импульсов и одновременно к первому входу счетчикаделител , второй вход которого сое динен с входом синхросигналов и св зан с BTojfbiM входом счетчика, управл ющим входом блока пам ти и первым входом генератора управл ющих сигi налов, выход схемы сравнени  подключен , одновременно к входу генератора функций Уолша, третьему входуs of the generator of counting pulses and simultaneously to the first input of the separator counter, the second input of which is connected to the clock signal input and connected to the BOTOFIM counter input, the control input of the memory unit and the first input of the control signal generator, is simultaneously connected to the input Walsh function generator, third input

5 счетчика и к второму входу генератора управл ющих сигналов,один выход которого соединен с вторьми управл ющими входами регулируемых интеграторов всех каналов, а другой 0 с управл ющими входами регистраторов этих каналов.5 of the counter and to the second input of the generator of control signals, one output of which is connected to the second control inputs of the adjustable integrators of all channels, and the other 0 with the control inputs of the recorders of these channels.

На чертеже показана структурна  схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.

Анализатор квазипериодических сигналов содержит инвертор 1 п параллельных каналов, каждый из которых состоит из последовательно соединенных умножителей 2-1,,.., 2-п, регулируемого интегратора 3-1,,.,The analyzer of quasi-periodic signals contains an inverter of 1 n parallel channels, each of which consists of series-connected multipliers 2-1 ,, .., 2-п, adjustable integrator 3-1 ,,.,

3-п с регулируемой посто нной времени и регистратора 4-1,..., 4-п, генератор 5 счетных импульсов,счетчик 6, генератор 7 функции Уолша схему 8 сравнени , генератор 9 упр;ав3-p with adjustable time constant and recorder 4-1, ..., 4-p, generator 5 counting pulses, counter 6, generator 7 Walsh functions comparison circuit 8, generator 9 controls; av

л ющих сигналов, цифроаналоговьйdigital signals

преобразователь 10 и последовательно соединенные счетчик-делитель 11 и блок 12 пам ти. Входы цифроаналогового преобразовател  10 соединены с выходами блока пам ти 12 и первыми входами схемы 8 сравнени , вторые входы которой соединены с выходами счетчика 6, а выход подключен к генератору 9 уп{}авл ющих сигналов,a converter 10 and a serially connected counter-divider 11 and a memory block 12. The inputs of the digital-to-analog converter 10 are connected to the outputs of the memory block 12 and the first inputs of the comparison circuit 8, the second inputs of which are connected to the outputs of the counter 6, and the output is connected to the generator 9 pack {} auxiliary signals

генератору 7 функций Уолша и обнул ющему входу счетчика 6, счетный вход, которого соединен с выходом генератора 5 счетных импульсов и счетным входом счетчика-делител  11. Выходы генератора 7 функций Уолша подключе ны к первым входам умножителей 2-1,..., 2-п, вторыми входами соеди ненных с выходом инвертора 1, а третьими - с .входом инвертора 1.Оди из выходов генератора 9 управл ющих сигналов соединен с управл ющими входами регистраторов 4-1,...,4-п, а второй выход - с первыми управл ю щими входами интеграторов 3-1,..., З.-п, подключенных вторыми управл ющими входами к выходу цифроаналогового преобразовател  10. Управл ющие входы счетчика 6, генератора 9 управл ющих сигналов, счетчика-делител  11 и блока пам ти 12 подключены к входу синхронизации всего устройства. Устройство работает следующим образом. Исследуемый квазипериодический, сигнал поступает на вход инвертора 1. На вход синхронизации устройства поступает синхросигнал, период повт рени  которого равен периоду повторени  исследуемого сигнала. В случа анализа квазипериодических сигналов синхросигнал почти всегда может быт сформирован устройстве - источнико исследуемого сигнала. Так, например при механическом периодическом сканировании синхросигнал может быть сфогмирован синхроконтактом, при анализе телевизионного сигнала сигналами начала и конца телевизионного кадра и т.д. Синхросигнал своим передним фрон том обнул ет и запускает счетчик 6 и счетчик-делитель 11., на счетный вход которого поступают импульсы с частотой концу i-ro периода Т на выходе счетчика-делител Т.11 устанавливаетс  число , сч где m - число равных оо длительности интервалов, на которое необходимо разделить период. Следующий импульс синхросигнала переписывает это число в блок 12 пам ти, снова обнул ет и запускает счетчик-делитель 11 и счетчик 6, выходы всех регистров которого подключены к вторым входам схемы 8 сравнени . Далее, в момент совпадени  чисел на счетчике 6 и в.блоке 12 на выход схемы 8 сравнени  формируетс  импул обнул ющий счетчик 6. Так как на f . 07 первые входы схемы 8 сравнени  подано число N. , то за период T.j,oHa сформирует m равноотсто щих друг от друга опорных импульсов. Таким образом , в каждом исследуемом периоде схема 8 сравнени  формирует m опорных импульсов по величине предыдущего периода. А так как период повторени  входного сигнала измен етс  медленно, то в анализаторе практически отсутствует ошибка, обусловленна  различием текущего периода . повторени  входного сигнала и текущего периода разложени  зтого сигнала по функции Уолша. Опорные импульсы поступают на генератор 7 функций Уолша и на генератор 9 управл ющих сигналов, первый иэ которых формирует заданные функции, а второй - импульсы перезапись и Сброс. Импульс перезапись формируетс  в момент прихода последнего т-го опорного импульса, либо в момент прихода следующего синхроимпульса . -Если предыдущий период Т несколько короче последукН щего, то раньше првдет та-й опорный импульс и импульс перезаписи сформируетс  по нему, если-же предыдущий импульс несколько длиннее последующе .го, то раньше првдет синхроимпульс и сигнал перезаписи сформируетс  по нему. Длительность импульса Пере- . запись не превьшает 0,1-0,5 мкс. №1пульс Сброс формируетс  в момент окончани  импульса Перезапись и служит дл  обнулени  регулируемых интеграторов 3-1,..., 3-п. Его длительность определ етс  интегрирующей емкостью интегратора и не превышает 0,5% периода входного сигнала. Функции Уолша поступают на первые входы умножителей 2-1,,.. .,2-п, на вторые входы которых поступает входной инвертированный сигнал, а на третьи - входной нёинвертирован- ный. Произведени  сигналов в умножител х инвертируютс  за период интеграторами 3-1,...,3-п. В момент окончани  периода по импульсу Перезапись сигналы интеграторов 3-1,...,3-п переписьюаютс  в регистраторы 4-1,...,4-п. . . Затем импульсом Сброс интеграторы обнул ютс  и начинаетс  интегрирование следующего периода вход- ч ого сигнала. Таким образом, К концу каждого периода формируемые ин- ,generator 7 Walsh functions and a zero input of counter 6, a counting input connected to the generator output 5 counting pulses and a counting input of counter divider 11. The outputs of the generator 7 Walsh functions are connected to the first inputs of multipliers 2-1, ..., 2 -n, the second inputs connected to the output of inverter 1, and the third to the input of the inverter 1.Odi from the generator outputs 9 control signals connected to the control inputs of the recorders 4-1, ..., 4-n, and the second output - with the first control inputs of the integrators 3-1, ..., З.-п, connected by the second control inputs to the output of the digital to analog converter 10. The control inputs of the counter 6, the generator 9 of the control signals, the counter-divider block 11 and memory 12 are connected to the input of the synchronization of the entire device. The device works as follows. The investigated quasi-periodic signal is fed to the input of the inverter 1. A clock signal arrives at the device synchronization input, the repetition period of which is equal to the repetition period of the signal being studied. In the case of the analysis of quasi-periodic signals, the sync signal can almost always be formed by the device — the source of the signal being studied. So, for example, during a periodic periodic mechanical scan, a sync signal can be formed with a sync contact, when analyzing a television signal with signals of the beginning and end of a television frame, etc. The clock signal with its leading edge zeroes and starts counter 6 and counter divider 11., the counting input of which receives pulses at the end of the i-ro period T at the output of counter-divider T.11 sets a number, mf where m is the number of equal oo the duration of the intervals, which is necessary to divide the period. The next pulse of the sync signal rewrites this number into the memory block 12, zeroes again and starts the counter-divider 11 and the counter 6, the outputs of all the registers of which are connected to the second inputs of the comparison circuit 8. Further, at the moment of coincidence of the numbers on the counter 6 and block 12, the output pulse counter 6 is formed at the output of the comparison circuit 8. Since f. 07 the first inputs of the comparison circuit 8, the number N. is applied, then during the period T.j, oHa will form m equal-length reference pulses from each other. Thus, in each study period, the comparison circuit 8 generates m reference pulses according to the magnitude of the previous period. And since the repetition period of the input signal changes slowly, there is practically no error in the analyzer due to the difference in the current period. repetition of the input signal and the current period of decomposition of this signal according to the Walsh function. The reference pulses are fed to the generator 7 of the Walsh functions and to the generator 9 of the control signals, the first of which forms the specified functions, and the second - the pulses of overwriting and Reset. A rewrite pulse is generated at the time of arrival of the last mth reference pulse, or at the time of arrival of the next clock pulse. -If the previous period T is somewhat shorter than the subsequent one, then the th reference pulse and the rewrite pulse are generated by it earlier, if the same previous pulse is slightly longer then, then the sync pulse is generated and the rewrite signal is formed by it. Pulse duration Pere-. recording does not exceed 0.1-0.5 μs. # 1 Pulse Reset is generated at the moment the pulse ends. Overwrite and serves to zero the adjustable integrators 3-1, ..., 3-p. Its duration is determined by the integrator capacitance of the integrator and does not exceed 0.5% of the input signal period. The Walsh functions arrive at the first inputs of the multipliers 2-1 ,,.., 2-n, the second inputs of which receive the input inverted signal, and the third inputs receive the input inverted signal. The products of the signals in the multipliers are inverted over a period by the integrators 3-1, ..., 3-p. At the time of the end of the period by impulse. Overwriting the signals of the integrators 3-1, ..., 3-n are rewritten in the recorders 4-1, ..., 4-p. . . Then, with a pulse, the reset of the integrators is zeroed and the integration of the next period of the input signal begins. Thus, by the end of each period, the formed in-,

теграто 3-1,...,3-n коэффициенты разложени  входного сигнала в р д Уолша переписьшаютс  в регистраторы 4-1,,..,4-п.The tegrato 3-1, ..., 3-n input factor decomposition coefficients in the Walsh series are rewritten into recorders 4-1 ,, .., 4-p.

При изменении периода повторени  входного сигнала входные сигналы интеграторов 3-1,...,3-п также будут измен тьс . Дл  устранени  этого вли ни  посто нна  времени интеграторов сделана зависимой от .периода повторени  входного сигнала., С этой целью выходной,сигнал с блока 12 пам ти, пропорциональный периоду повторени  входного сигнала, преобразуетс  ци роаналоговым преобразова епеы 10 в аналоговое, напр жение; подаваемое на второй управл к ций . вход интеграторов 3-1,...,3-п, и измен ет посто нную времени интеграторов , например, за счет изменени  сопротивлени  канала полевого транзистора.When the input signal repetition period changes, the input signals of the integrators 3-1, ..., 3-n will also change. To eliminate this effect, the time constant of the integrators is made dependent on the repetition period of the input signal. To this end, the output signal from memory block 12, proportional to the repetition period of the input signal, is converted to analogue voltage, voltage 10; served on the second controls. the input of the integrators 3-1, ..., 3-n, and changes the time constant of the integrators, for example, by changing the resistance of the channel of the field-effect transistor.

Счетные импульсы, поступающие на счетные входы счетчика 6 и счетчй1ка-делител  11, формируютс  генератором 5 счетных импульсов. Так как необходимо минимизировать уход частоты импульсов генератора счетш сThe counting pulses received at the counting inputs of the counter 6 and the counting divider 11 are generated by the generator 5 of the counting pulses. Since it is necessary to minimize the frequency drift of the oscillator

импульсов всего лишь на прот женииpulses for only

одного периода входного сигнала,one period of input signal

то жестких требований к стабильностиthen stringent stability requirements

частоты генератора счетных импульсов не предъ вл етс .the frequency of the counting pulse generator is not presented.

По сравнению с известным устройством анализатор квазипериодических сигналов позвол ет определ ть коэффициенты разложени  в р д Уолша.как периодических, так и квазипериодических сигналов, так как текущие значени  этих коэффициентов формируютс  на прот жени  лишь одногоCompared with the known device, the analyzer of quasi-periodic signals allows determining the decomposition coefficients in the Walsh series. Both periodic and quasi-periodic signals, since the current values of these coefficients are formed over only one

периода повторени  входного сигнала. Кроме того, разделение цепи входного сигнала и цепи синхронизации позволило значительно повысить точность работы устройства в .repetition period of the input signal. In addition, the separation of the input signal and the synchronization circuit has greatly improved the accuracy of the device.

2020

Устройство было изготовлено на предпри тии и примен лось дл  анализа квазипериодического сигнала частотой пор дка 1 кГц. При частоте следовани  импульсов генератора счет{шх импульсов 5 мГц ошибки в определении первых трех коэффициентов разложени  входного сигнала в о д Уолша не поевы- . шали 3%.The device was manufactured in-house and used to analyze a quasi-periodic signal with a frequency of the order of 1 kHz. When the pulse frequency of the oscillator counting {wx pulses 5 MHz, errors in determining the first three coefficients of the decomposition of the input signal into Walsh's current did not occur. shawls 3%.

II

Claims (1)

АНАЛИЗАТОР КВАЗИПЕРИОДИЧЕСКИХ СИГНАЛОВ, содержащий η параллельно включенных каналов, каждый из которых состоит из последовательно соединенных умножителя, регулируемого интегратора и регистратора, а также генератор счетных импульсов и.генератор функций Уолша, выходами подключенный к первым входам умножителей всех каналов, вторые входы которых объединены и соединены с i выходом инвертора, а третьи объединенные входы соединены одновременно с входом инвертора и входом анализатора, отличающийся тем, что, с целью повышения точности измерений, в него введены последовательно соединенные счетчик-делитель, блок памяти и схема сравнения, а также счетчик, генератор управляющих сигналов и цифроаналоговый преобразователь, йходы которого соединены с соответствующими выходами блока памяти, а выход подключен к первым управляющим входам регулируемых интеграторов всех каналов, при этом вторые входы схемы сравнения подключены к выходам счетчика, первый вход которого подключен к выходу генератора счетных импульсов и одновременно к первому входу счетчика-делителя, второй вход ко-? торого соединен с входом синхросигналов и связан с вторым входом счет- g чика, управляющим входом блока памяти и первьы входом генератора управляющих сигналов, выход схемы сравнения подключен одновременно к входу генератора функций Уолша, третьему входу счетчика и второму входу генератора управляющих сигналов, один выход которого соединен с вторыми управляющими входами регулируемых интеграторов всех каналов, а другойс управляющими входами регистраторов этих каналов.ANALYZER OF QUASI-PERIODIC SIGNALS, containing η channels connected in parallel, each of which consists of a series-connected multiplier, an adjustable integrator and a recorder, as well as a counting pulse generator and a Walsh function generator, outputs connected to the first inputs of the multipliers of all channels, the second inputs of which are combined and connected with the i output of the inverter, and the third combined inputs are connected simultaneously with the input of the inverter and the input of the analyzer, characterized in that, in order to improve the accuracy of the measurement In addition, a counter-divider, a memory block and a comparison circuit are introduced in series, as well as a counter, a control signal generator and a digital-to-analog converter, the inputs of which are connected to the corresponding outputs of the memory block, and the output is connected to the first control inputs of the adjustable integrators of all channels, this, the second inputs of the comparison circuit are connected to the outputs of the counter, the first input of which is connected to the output of the counter pulse generator and simultaneously to the first input of the counter-divider, the second input is? connected to the input of the clock signals and connected to the second input of the counter g, the control input of the memory unit and the first input of the control signal generator, the output of the comparison circuit is connected simultaneously to the input of the Walsh function generator, the third input of the counter and the second input of the control signal generator, one output of which connected to the second control inputs of the adjustable integrators of all channels, and another to the control inputs of the registrars of these channels. SU... 1166007SU ... 1166007 1 11660071 1166007
SU833574968A 1983-04-08 1983-04-08 Quasiperiodic signal analyser SU1166007A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833574968A SU1166007A1 (en) 1983-04-08 1983-04-08 Quasiperiodic signal analyser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833574968A SU1166007A1 (en) 1983-04-08 1983-04-08 Quasiperiodic signal analyser

Publications (1)

Publication Number Publication Date
SU1166007A1 true SU1166007A1 (en) 1985-07-07

Family

ID=21057579

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833574968A SU1166007A1 (en) 1983-04-08 1983-04-08 Quasiperiodic signal analyser

Country Status (1)

Country Link
SU (1) SU1166007A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР 900210, кл. G 01 R 23/16, 1980. 2. Авторское свидетельство СССР № 569964, кл. G 01 R 23/16, 1976. *

Similar Documents

Publication Publication Date Title
SU1166007A1 (en) Quasiperiodic signal analyser
EP0238646B1 (en) Dual slope converter with large apparent integrator swing
SU1420547A1 (en) Digital phase meter
SU966660A1 (en) Device for measuring short pulse duration
SU546102A1 (en) Period-frequency converter
SU1298679A1 (en) Digital spectrum analyzer
SU849092A1 (en) Digital frequency meter
SU1647845A1 (en) Pulse frequency converter
SU684728A1 (en) Generator of pulses of precise and linearly-varying amplitude
SU493915A1 (en) Frequency converter correction device
SU1467519A1 (en) Method and apparatus for measuring frequency
SU944133A1 (en) Phase synchronization device
SU450112A1 (en) Method for digital measurement of instantaneous frequency of slowly varying processes
SU1388833A1 (en) Transient characteristic measuring device
SU1539801A1 (en) Square rooting device
SU1377761A1 (en) Method of transforming frequency transient process to voltage function
EP0448182A1 (en) Sampling time determining apparatus and method
SU789866A1 (en) Spectral analyser
SU1114969A1 (en) Harmonic analyzer
EP0443693A2 (en) Frequency counting apparatus and method
SU930154A1 (en) Method of measuring periodic signal phase shift changes
SU1019352A1 (en) Frequency measuring method
SU754354A1 (en) Digital meter of single time intervals
SU1442928A1 (en) Device for measuring frequency instability
SU436295A1 (en) ANALYZER OF RELATIVE PHASE SHEETS