SU1161964A1

SU1161964A1 - Логарифмический преобразователь

Info

Publication number: SU1161964A1
Application number: SU802950440A
Authority: SU
Inventors: Рафаил Вафинович Галиев; Валерий Эмануилович Штейнберг; Вячеслав Родионович Толокновский
Original assignee: Предприятие П/Я Р-6378
Priority date: 1980-06-27
Filing date: 1980-06-27
Publication date: 1985-06-15

Abstract

ЛОГАРИФМИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ , содержащий первый управл емый делитель напр жени , соединенный сигнальным входом с выходом источника опорного напр жени , а выходом - с первым входом суммирующего усилител подключенного выходом к входу масштабного усилител , выход которого вл етс выходом преобразовател , второй управл емый делитель напр жени , сигнальный вход которого вл етс входом преобразовател , о тличающийс тем, что, с целью повышени стабильности .и разрешак цей :пособности преобразовател , в него введены дешифратор, статический вычитатель единицы из кода и аналого-цифровой преобразователь, соединенный входом с выходом масштабного усилител , а выходами - с входами дешифратора и статического вычитател . единицы из кода, выходы которых подключены соответственно к управл ющимвходам второго и первого управсл л емых делителей напр жени , причем выход второго управл емого делител напр жени соединен с вторьт входом суммирующего усипител .

Description

ЗЕ

1 , -1

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в аналого-цифровых вычислительных комплексах, решающих устройствах, измерительных и моделирующих системах.

Известен логарифмический преобразователь , содержащий управл емые делители напр жени , логарифмирующий блок, блок управлени , пороговый блок, суммирующий усилитель и источник ohopHoro напр жени l .

Недостатками этого преобразовател вл ютс пониженные стабильность и разрешающа способность.

Известен логарифмический преобразователь , содержащий пороговые элементы, управл емые делители напр жени , логарифмический блок, ключи, источник опорного напр жени и суммирующий усилитель jjZj.

Недостатками данного преобразовател вл ютс пониженные стабильность и разрешающа способность, а также сложность технической реализации при работе в широком диапазоне входных сигналов.

Наиболее близким к предлагаемому вл етс логарифмический преобразователь , содержащий первый управл емый делитель напр жени , соединенный сигнальным входом с выходом источника опорного напр жени , а выходом с первым входом сзт мирующего усилител , подключенного выходом к входу масштабного усилител , выход которого вл етс выходом преобразовател , причем сигнальный вход второго управл емого делител вл етс входом преобразовател и соединен с входом порогового блока, подключенного выходами к управл ющим входам первого и второго управл емых делителей напр жени , а выход второго управл емого делител напр жени соединен через логарифмирующий блок с вторым входом суммирующего усилител 3J ,

Однако такой преобразователь также отличаетс пониженными стабильностью и разрешающей способностью , что обусловлено использованием в его составе логарифмического блока, отличакщегос высокими значени ми температурной и временной нестабильности вход щих в блок диодов , а также узким, заранее определенным диапазоном входных сигналов,

642

в котором выдерживаетс логарифмическа зависимость.

Цель изобретени - повьш1ение стабильности и разрешающей способности преобразовател .

Поставленна цель достигаетс тем, что в логарифмический преобразователь , содержащий первый управл емый

делитель напр жени , соединенный

сигнальным входом с выходом источника опорного напр жени , а выходом с первым входом суммирующего усилител , подключенного выходом к входу

масштабного усилител , выход, которого вл етс выходом преобразовател , второй управл емый делитель напр жени , сигнальный вход которого вл етс входом преобразовател ,

введены дешифратор, статический

1вычитатель единицы из кода и аналого-цифровой преобразователь, соединенный входом с выходом масштабного усилител , а выходами - с входами

дешифратора и статического вычитател единицы из кода, выходы кото- i рых подключены соответственно к управл ющим входам второго и первого управл емых делителей напр же- ки , причем выход второго управл емого делител напр жени соединен с вторым входом суммирующего усилител .

Па чертеже изображена блок-схема

логарифмического преобразовател .

Логарифмически преобразователь содержит первый управл емый делитель 1 напр жени , соединенный сигнальным входом с выходом источника 2 опорного напр жени , а выходом - с первым входом суммирующего, усилител 3.. Усилитель 3 подключен вторым входом к выходу второго управл емого делител 4 напр жени ,

а выходом - к входу масштабного усилител 5. Выход усилител 5 вл етс выходом логарифмического , преобразовател и соединен с входом аналого-цифрового преобразовател 6.

Выходы преобразовател 6 подключены к входам дешифратора 7 и статического вычитател 8 единицы из кода, выхода которых соединены соответственно с управл ющими входами второго 4 и первого 1 управл емых делителей . Сигнальньй вход делител 4 вл етс входом логарифл-и ческого преобразовател .

Claims

ЛОГАРИФМИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий первый управляемый делитель напряжения, соединенный сигнальным входом с выходом источника опорного напряжения, а выходом - с первым входом суммирующего усилителя подключенного выходом к входу масштабного усилителя, выход которого является выходом преобразователя, второй управляемый делитель напряжения, сигнальный вход которого является входом преобразователя, о тличающийс я тем, что, с целью повышения стабильности и разрешающей Способности преобразователя, в него введены дешифратор, статический вычитатель единицы из кода и аналого-цифровой преобразователь, соединенный входом с выходом масштабного усилителя, а выходами - с входами дешифратора и статического вычитателя единицы из кода, выходы которых под- ~ ключены соответственно к управляю- 5 щим'входам второго и первого управляемых делителей напряжения, причем выход второго управляемого делителя напряжения соединен с вторым входом суммирующего усилителя.

SU ,„,1161964

1 1161964