SU1159175A1 - Устройство подключени сигналов взаимодействи от групповых источников сигналов - Google Patents

Abstract

1. УСТРОЙСТВО ПОДКЛЮЧЕНИЯ СИГНАЛОВ ВЗАИМОДЕЙСТВИЯ ОТ ГРУППОВЬр( ИСТОЧНИКОВ СИгаАЛОВ, содержащее / индивидуальных блоков подключени  линейных комплектов, первый и второй входы каждого из которых соответственно одноименно объединены и  вл ютс  входами сигналов взаимодействи , групповой элемент ИЛИ,W входов которого соединены соответственно с М выходами контрольных сигналов л/ индивидуальных блоков подключени  линейных комплектов, и групповой блок индикации , отличающеес  тем, что, с целью повышени  точности подключени  сигналов взаимодейст-ви , введены групповой датчик импульсов управлени , первыйи второй групповые блоки пам ти, блок задержки и безарретирна  кнопка переключени ,-причем выход сигнала Начало группового датчика импульсов управлени  соединен с первыми управл ющими входами i индивидуальных блоков подключени  линейных комплектов и управл ющим входом первого группового блока пам ти, выход сигнала Конец группового датчика импульсов управлени  соединен с вторыми управл ющими входамиЫ индивидуальных -блоков подключени  линейных комплектов и через блок задержки с управл ющим входом второго группового блока пам ти, выход группового элемента ИЛИ соединен с выходом первого группового блока пам ти и входом второго группового блока пам ти, при этом выход второго группового блока пам ти соединен через групповой блок индикации с первым выводом безарретирной кнопки переключени , второй вывод которой соединен с третьими управл ющими входами Ы индивидуальных блоков подключени  линейных комплек (/) тов.-2 . Устройство по п.1, о т л и чающеес  тем, что индивидуальные блоки подключени  линейных комплектов содержат блок коммутации, первый и второй блоки запрета, злет . мент ИЛИ, первый, второй и третий блоки пам ти, блок индикации, первый и второй резисторы, причем выход перСЛ вого блока пам ти соединен с входом СО второго блока пам ти, первым.выводом первого резистора и первым входом первого блока запрета, второй вход ел которого соединен с выходом второго блока пам ти и первым выводом второго резистора, выход первого блока запрета соединен с первым входом блока коммутации, первый выход которого соединен с первым входом элемента ИЛИ и первым входом второго блока запре та, выход которого соединен с вторым входом элемента ИЛИ, первый вход блока индикации соединен с выходом тре

Description

тьего блока пам ти, при этом первые управл ющие входы первого и второго блоков пам ти  вл ютс  соответственно . первым и вторым управл ющими входами индивидуального блока подключени  линейных комплектов, третьим управл ющим входом которого  вл етс  управл ющий вход третьего блока пам ти, а соединенные вторые выводы первого и второго резисторов, а также второй вход второго блока запрета - вл ютс  входом сигнала Пуск, выходом контрольных сигналов индивидуального блока подключени  линейных комплектов  вл ютс  соединенные выход элемента ИЛИ и второй вход блока индикации, первым и вторым входами индивидуального блока подключени  линейных комплектов  вл ютс 

1159

75

второй и третий входы блока коммутации , второй н третий выходкоторого подключен к тракту передачи соответствующего канала,

3. Устройство по пп,1 и 2, о т личающеес  тем, что групповые блоки пам ти и блоки пам ти индивидуальных блоков подключени  линейных комплектов содержат резистор и тиристор, причем первый вывод резистора соединен с управл ющим электродом тиристора, при этом катод тиристора  вл етс  входом блока пам ти , управл  сшз(им входом которого  йл етс  второй вывод резистора, а анод тиристора  вл етс  выходом блока пам ти ,

Изобретение относитс  к технике электросв зи и может быть использо-. вано в автоматических телефонных и телеграфных станци х, а также других коммутационных системах, в которых установление соединени  производ т под воздействием сигналов взаийодействи .

Цепь изобретени  - повышение точности контрол  за посылкой сигналов взаимодействи  в канал путем устранени  ложных срабатываний аварийной сигнализации.

На фиг.1 представлена структурна  электрическа  схема устройства подключени  сигналов взаимодействи  от групповых источников сигналов; на фиг.2 - структурна  электрическа  схма индивидуального блока подключени  линейных комплектов; на фиг.З элекрическа  схема блока пам ти.

Устройство подключени  сигналов взаимодействи  от групповых источников сигналов (фиг.1) содержит индивидуальные блоки I-l подключени  линейных комплектов, групповой элемент ИЛИ 2, блок 3 задержки, групповой блок 4 индикации, групповой датчик 5 импульсов управлени , первыйh второй групповые блоки 6 и 7 пам ти и безарретирную кнопку 8.

Каждый из индивидуальных блоков, подключени  линейных комплектов (фиг.2) содержит первьш и второй блоки 9 и 10 запрета, элемент ИЛИ I, первый, второй и третий блоки 12, 13 и 14 пам ти, блок 15 индикации, первый и второй резисторы 16 и 17 и блок 18 коммут-ации.

Каждый из элементов пам ти (фиг,3) содержит резистор 19 и тиристор 20,

Предлагаемое устройство подключени  сигналов взаимодействи  от групповых источников сигналов работает следующим образом.

Б исходном состо нии цепь Пуск обесточена и в индивидуальном блоке 1 подключени  линейных комплектов обесточены анодные цепи тиристоров первого и второго блоков 12 и 13 пам ти . При этом на выходе первого блоjca 9 запрета отсутствует сигналуправлени  включением блока 18 коммутации . Сигнал взаимодействи  от пруппового источника сигналов к каналу не подключен.

По цеп м Начало и Конец из группового датчика 5 импульсов управлени  непрерывно поступают импульсы управлени  соответственно на первый и второй управл ющие входы индивидуальных блоков 1-1 подключени  линейных комплектов, а также на уп 3 рарл ющие входы первого и второго групповых блоков 6 и 7 пам ти. При поступлении .по цепи Пуск положительного потенциала подготавливаетс  цепь включени  тиристора первого блока 12 пам ти. При поступлении на. управл ющий электрод данного тиристора очередного импульса На чало тиристор открываетс  и подклю чает минус источника питани  к каходу тиристора второго блока 13 пам ти , подготавлива  цепь его включени . В то же врем  минус источник питани  через первый блок 9 запрета управл ет включением блока 18 коммутации , который подключает сигнал взаимодействи  к каналу. На контрольном выходе блока 18 коммутации по вл етс  сигнал, запирающий второй блок 10 запрета, и через элемент ИЛИ I1 на выходе контрольных сигналов индивидуального блока 1 подключени  линейных комплектов по вл етс  сигнал , контролирующий состо ние блока 18 коммутации, который через групповой элемент ИЛИ 2 поступает на вход второго группового блока 7 пам ти. Через врем , равное смгн . на управл ющий электрод тиристора второго блока 13 пам ти поступает импульс Конец, который открывает дан ный тиристор. Минус источника-питани  через открытые тиристоры первого и второго блоков 12 и 13 пам ти поступает на второй вход первого блока 9 запрета, в результате чего на его выходе по вл етс  сигнал,выключающий блок 18 коммутации. Блок 18 коммутации отключает сигнал взаимодействи  от канала и прекращает выдачу контрольного сигнала. Тиристоры первого и второго блоков 12 и 13 пам ти остаютс  включенными по цепи Пуск. Таким образом, подключение сигналов взаимодействи  к каналу осущест . л етс  на врем  Т.. Аналогично происходит выдача сигнала взаимодействи  в остальных каналах. Включение аварийной сигнализации при возникновении неисправности Ие 754 подключение происходит следующим образом. Если при поступлении сигнала Пуск блок 18 коммутации не срабатывает, на его первом выходе не по вл етс  сигнал, запирающий второй блок 10 запрета, а положительный сигнал по цепи Пуск поступает через второй блок 10 запрета и элементы ИЛИ 11 и 2 во второй групповой блок 7 пам ти, При поступлении на управл ющий электрод тиристора первого группового блока 6 пам ти очередного импульса Начало данный тиристор открываетс  и подключает минус источника питани  к катоду тиристора второго группового блока 7 пам ти. С поступлением в цепь управл ющего электрода Тиристора второго группойого блока 7 пам ти импульса Конец данный тиристор открываетс  и включает групповой блок 4 индикации, сигнализиру  о возникновении аварийной ситуации . При исправной работе устройства во врем  возникновени  сигналов Пуск дл  нескольких индивидуальных; блоков 1 подключени  вырабатываютс  сигналы на выходах блоков 18 коммутации ина выходах элементов ИЛИ II каждого из индивидуальных блоков 1 подключени , которые по вл ютс  синхронно с импульсами Начало и Конец, и в то же врем  управл ют включением тиристоров первого и второго групповых блоков .6 и 7 пам ти , В промежутке времени между поступлением импульсов Конец и сигнал на выходе каждого из элементов ИЛИ I1 соответствующих индивидуальных блоков 1 подключени  отсутствует, второй групповой блок 7 пам ти устанавливаетс  в исходное состо ние, что исключает аварийную сигнализацию на групповом блоке 4 индикации. Поскольку при отсутствии повреждений за период между импульсами Конец - Начало не происходит срабатывани  второго блока 7 пам ти,исключаетс  ложное срабатьшание аварийной сигнализации.

Л СигналЬзаиJ модейстВа 

Фиг.1

6.7. f2.13.1

Claims (3)

1. УСТРОЙСТВО ПОДКЛЮЧЕНИЯ СИГНАЛОВ ВЗАИМОДЕЙСТВИЯ ОТ ГРУППОВЫХ ИСТОЧНИКОВ СИГНАЛОВ, содержащее Р индивидуальных блоков подключения линейных комплектов, первый и второй входы каждого из которых соответственно одноименно объединены и являются входами сигналов взаимодействия, групповой элемент ИЛИ,М входов которого соединены соответственно с к| выходами контрольных' сигналов л/ индивидуальных блоков подключения линейных комплектов, и групповой блок индикации, отличающееся тем, что, с целью повышения точности подключения сигналов взаимодейст.вия, введены групповой датчик импульсов управления, первый и второй групповые блоки памяти, блок задержки и беэарретирная кнопка переключения, причем выход сигнала Начало группового датчика импульсов управления соединен с первыми управляющими входами N индивидуальных блоков подключения линейных комплектов и управляющим входом первого группового блока памяти, вы ход сигнала Конец группового датчика импульсов управления соединен с вторыми управляющими входами л/ индивидуальных блоков подключения линейных комплектов и через блок задержки с управляющим входом второго группового блока памяти, выход группового элемента ИЛИ соединен с выходом первого группового блока памяти и входом второго группового блока памяти, при этом выход второго группового блока памяти соединен через групповой блок индикации с первым выводом безарретирной кнопки переключения, второй вывод которой соединен с третьими _ управляющими входами М индивидуальных 5 блоков подключения линейных комплектов.

2. Устройство по п.1, о т л и чающееся тем, что индивидуальные блоки подключения линейных комплектов содержат блок коммутации, первый и второй блоки запрета, элет мент ИЛИ, первый, второй и третий блоки памяти, блок индикации, первый и второй резисторы, причем выход первого блока памяти соединен с входом второго блока памяти, первым выводом первого резистора и первым входом первого блока запрета, второй вход которого соединен с выходом второго блока памяти и первым выводом второго резистора, выход первого блока запрета соединен с первым входом блока коммутации, первый выход которого соединен с первым входом элемента ИЛИ и первым входом второго блока запрета, выход которого соединен с вторым входом элемента ИЛИ, первый вход блока индикации соединен с выходом тре-

Π59175 тьего блока памяти, при этом первые управляющие входы первого и второго блоков памяти являются соответственно. первым и вторым управляющими входами индивидуального блока подключения линейных комплектов, третьим управляющим входом которого является управляющий · вход третьего блока памяти, а соединенные вторые выводы первого и второго резисторов, а также второй вход второго блока запрета -являются входом сигнала Пуск, выходом контрольных сигналов индивидуального блока подключения линейных комплектов являются соединенные выход элемента ИЛИ и второй вход блока индикации, первым и вторым входами индивидуального блока подключения линейных комплектов являются второй и третий входы блока коммутации, второй и третий выход которого подключен к тракту передачи соответствующего канала.

3. Устройство по пп.1 и 2, отличающееся тем, что групповые блоки памяти и блоки памяти индивидуальных блоков подключения линейных комплектов содержат резистор и тиристор, причем первый вывод резистора соединен с управляющим электродом тиристора, при этом катод тиристора является входом блока памяти, управляющим входом которого является второй вывод резистора, а анод тиристора является выходом блока памяти. ·