SU1157477A1 - Цифровой измеритель коэффициента гармоник - Google Patents

Abstract

I.ЦИФРОВОЙ ИЗМЕРИТЕЛЬ КОЭФ«МЩИЕНТА ГАРМОНИК, содержащий преобразователь аналог-код, дискретизатор и блок индикации, отличающийс  тем, что, с целью повышени  точности и упрощени  схемной реализации, в него дополнительно введен микропроцессор, при этом информационный вход преобразовател  аналог-код и вход дискретизаторй обьединены между собой и подключены к входным клеммам измерител , первый выходлискретизатора соединен суправл ющим входом преобразовател  аналог-код, выход последнего и второй выход дискретизатора подключены со- ответственно к первому и второму входам микропроцессора, соединенного выходом с блоком индикации.

Description

2.Иэмеритепь по По1, отличающийс  тем, что микропроцессор содержит оперативный запоминающий блок, информационный вход которого  вл етс  первым входом микропроцессора , а вход управлени  и адрес {ый вход подключены к первому выходу посто нного, запоминающего блока и адресному выходу центрального процессорного элемента соответственно, второй вход микропроцессора соединен с входом формировател  начального адреса/ выход которого подключен к блока микропрограммного управлени , выход которого соединен с входом посто нного запоминающего блока, второй выход которого подключен к управл ющему входу центрального процессорного элемента, а третий выход соединен с управл ющим входом блока микропрограммного управлени , причем информационный выход центрального процессорного элемента  вл етс  одновременно и выходом микропроцессора.

Изобретение относитс  к области электро- и радиоизмерений и может быть использовано при измерении коэ фициента гармоник. Цель изобретени  - повышение точ ности и упрощение схемной реализации . На чертеже изображена блок-схема предлагаемого устройства. В состав измерител  коэф(1«циента гармоник вход т преобразователь 1 аналог-код, дискретизатор 2, микропроцессор 3, блок 4 индикации. Микропроцессор 3 включает операт ный запоминающий блок 5, формирователь 6 начального адреса, блок 7 микропрограммного управлени , посто  нный запоминающий блок 8, централь ный процессорный элемент 9. Информадиониьй вход преобразовател  1 аналог-код и вход дискретизатора 2 объединены между собой и подключены к входу прибора. Первый выход дискретизатора 2 соединен с управл ющим входом преобразовател  аналог-код. Выход преобразовател  1 аналог-код-родключен к первому входу микропроцессора 3. Второй выход дискретизатора 2. соединен с вторым входом микропроцессора 3, выход которого подключен к входу блока 4 индикации. К первому и второму входам микропроцессора подключен соответственно информационный вход оператийного запоминающего блока 5 и вход формировател  6 начального адр са. Выход формировател  6 начальног адреса соединен с первым входом бло ка 7 микропрограммного управлени , второй вход которого подключен к третьему выходу посто нного запоминающего блока 8. .Выход блока 7 микропрограммного управлени  соединен с входом посто нного запоминающего блока 8,первый и второй выходы которого подключены соответственно к управл ющему входу оперативного запоминающего блока 5 и управл ющему входу центрального процессорного элемента 9. Выход оперативного запоминающего блока 5 соединен с информационным входом центрального процессорного элемента 9. Первый и второй выходы центрального процессорного элемента 9 подключены соответственно к адресному входу оперативного запоминающего блока 5 и к выходным клеммам микропроцессора 3. Устройство работает следующим образом. Исследуемый сигнал f (t) поступает на преобразователь 1 аналог-код и дискретизатор 2. Дискретизатор 2 формирует N точек дискретизации t за период (или несколько периодов ) исследуемого сигнала и в эти моменты вьщает команду на запуск преобразовател  I аналог-код. Кроме того, пер- вый импульс запуска преобразовател  1 аналог-код, фopмиpye в Iй дискретизатором 2, по второму выходу дискретизатора 2 поступает на второй вход микропроцессора 3 и по этому входу - на вход формировател  6 начального адреса. Формирователь 6 начального адреса задает начальный адрес программы измерени . Этот адpec по выходу формировател  6 начального адреса поступает на информационный вход блока 7 микропрограм много управлени .Последний организу ет последовательную вьщачу команд программы с посто нного запоминающе го блока 8 стандартным способом. При этом инструкции дл  формировани следующего адреса поступают по управл ющему входу на блок 7 микропрограммного управлени  с третьего выхода посто нного запоминающего блока 8. Сформированный блоком 7 микропрограммного управлени  первый адрес программы по его выходу поступает на вход посто нного запоминающего блока 8. При этом на выходе последнего по вл етс  перва  команда программы измерени . По этой команде оперативный запоминающий блок 5 переводитс  в режим записи, центральный процессорный элемент 9 форм рует первый адрес, который подаетс  на адресный вход оперативного запоминающего блока 5, а блок 7 микропрограммнбго управлени  формирует следующий адрес программы измерени  В результате выполнени  этой команды программы измерени  в первой  чейке оперативного запоминающего блока 5 записан первый код мгновенного значени  исследуемого сигнала -По 2,3,4,,..., N команде работа прй бора аналогична описанной за исключением того, что центральный процес сорный элемент 9 формирует соответственно 2,3,4..., N адрес выбора  чейки оперативного запоминающего блока 5. После N циклов в оперативном запоминающем блоке 5 записано N кодов мгновенных значений исслед емого сигнала f (i:) . По (N+1) команде оперативный запоминающий блок 5 переводитс  в режим считывани  и в центральном процессорном элементе 9 непосредственно организуетс  процесс вычислени  коэффициента гармоник. При этом на первом этапе вычисл  ютс  квадратурные составл ющие амплитуды первой гармоники исследуе мого сигиапа В и С, согласно формулам м f(,nu,t. ;

4

f(ii).

1 1

m-1

tn-l

2 E Slnwtn ; .cosw ЛД cixO q. ei,

Я Коды нормированных гармоник siniot и cos40-1 i подаютс  в центральный процессорный элемент по управл ющему входу с посто нного запоминающего блока 8. На втором этапе определ етс  действующее значение Y первой гармоники согласно формуле На третьем этапе определ етс  дей-. ствующее значение высших гармоник исследуемого сигнала V : . V y-l-2I rf(t.V6sinu t.-Ccosu)t,1 . I Ha четвертом этапе непосредственно вычисл етс  коэффициент гармоник Kj. согласно формуле К /Y . Результаты вычислени  отображаютс  на блоке 4 индикации. В предлагаемом измерителе достигаетс  более высока  точность за счет того, что действующие значе1ш  первой и высших гармоник вычисл ютс  по одним и тем же кодам мгновенных значений исследуемого сигнала, что приводит к снижению методической погрешности , обусловленной нестабильностью исследуемого напр жени . Оценим относительную погрешность при измерении коэффициента гармоник ((/к J.) соответственно известттм и предлагаемым устройствами. Обозначим через . погрешность преобразовани  мгновенного значени  f (-t ) в код при измерении действующего значени  Y первой гармоники, а через 2 погрешность преобразовани  при измерении: действующего значени  высших гармоник. Введем обозначение а, { (t;)-Ssinwt--С cosujt, . Погрешность величины с , обусловенную погрешность , обозначим ерез - . Тогда измеренное значение еличины d равно с.. «%ач . де о - истинное значение, при от утствии погрешности Е . r.-iftsiMjO-t -flCcos uj-t ; (1)

Claims (2)

1. I.ЦИФРОВОЙ ИЗМЕРИТЕЛЬ КОЭФФИЦИЕНТА ГАРМОНИК, содержащий преобразователь аналог-код, дискретизатор и блок индикации, отличающийся тем, что, с целью повы шения точности и упрощения схемной реализации, в него'дополнительно введен микропроцессор, при этом информационный вход преобразователя аналог-код и вход дискретизатора объединены между собой и подключены к входным клеммам измерителя, первый выход дискретизатора соединен с управляющим входом преобразователя аналог-код, выход последнего и второй выход дискретизатора подключены со-ответственно к первому и второму входам микропроцессора, соединенного выходом с блоком индикации.

   <н)
2. 2.Измеритель поп.1, о т л ичающийся тем, что микропроцессор содержит оперативный запоминающий блок, информационный вход которого является первым входом микропроцессора, а вход управления и адресный вход подключены к первому выходу постоянного запоминающего блока и адресному выходу центрального процессорного элемента соответственно, второй вход микропроцессора соединен с входом формирователя начального ад реса/ выход которого подключен к входу блока микропрограммного управления, выход которого соединен с входом постоянного запоминающего блока, второй выход которого подключен к управляющему входу центрального процессорного элемента, а третий выход соединен с управляющим входом блока микропрограммного управления, причем информационный выход центрального процессорного элемента является одновременно и выходом микропроцессора.