SU1151820A1 - Устройство отображени формы электрического сигнала - Google Patents

Abstract

УСТРОЙСТВО ОТОБРАЖЕНИЯ ФОРМЫ ЭЛЕКТРИЧЕСКОГО СИГНАЛА, содержащее матричный газоразр дньй индикатор , подключенный первыми шинами к выходам первого блока коммутации , св занного своими информационными входами с выходами дешифратора развертки, а управл ющим входом - с одноименным входом второго блока коммутации , своими выходами подключенного к вторым шинам матричного газоразр дного индикатора, а информационными входами - к выходам формировател  вертикальных отрезков, входы которого соединены с выходами блока смещени  по оси Y , аналогоцифровой преобразователь, информационный вход которого  вл етс  вькодом устройства, а выход подключен к информационному входу блока пам ти, адресный вход которого подключен к выходу первого коммутатора, информационными входами подключенного к первому входу первого и выходу второго счетчиков, счетными входами подключенных соответственно к первому и второму выходам генератора тактовых импульсов, первый вход первого счетчика также св зан с синхронизирующими входами аналого-цифрового преобразовател  и блока пам ти, первый коммутатор удтравл ющими входами подключен к выходам R5 -триггера, второй коммутатор первым входом соединен с выходом управл емого делител  частоты, св занного одним управл юнщм входом с выходом формировател  кода масштаба, другим - с вторым выходом генератора тактовых импульсов , второй вход второго коммутатора св зан с третьим выходом генератора тактовых импульсов, входы Н5-триггера подключены 6-входом к (Л ВХОДУ запуска устройства и управл ющему входу первого счетчика, а R-входом - к второму выходу первого счетчика, второй счетчик, подключенный О -входом к выходу формировател  кода смещени  по оси X, о т л и чающеес  тем, что, с целью повьш1ени  информативности отображени  формы широкополосных электрических сигналов при их сжатии по оси X, в него дополнительно введены первое и второе буферные запоминающие устройства , первый и второй компараторы кодов, первый и второй элементы ИЛИ, третий счетчик и элемент НЕ, причем информационные входы первого и второго буферных запоминающих устройств объединены и подключены к выходу блока пам ти, выходы запоминающих устройств подключены к входам блока смещени  по оси Y , синхронизирующие входы каждого буферного запоминающего устройства соеди

Description

йены с выходами первого и второго элементов ИЛИ соответственно, первые входы элементов ИЛИ соединены с выходом управл емого делител  частоты ,, вторые входы элементов ИЛИ соединены с вторым выходом первого счетчика и с первым входом третьего с1етчика, третьи входы первого и .второго элементов ИЛИ подключены советственно к пр мому выходу первого компаратора и инверсному выходу второго компаратора кодов, перрые . информаисионные входы обоих компараторов соединены с информационными входами буферных запоминающих устройств , вторые информационные входы первого и второго компараторов соединены с выходами первого и второго буферных эапоминаюищх устройств соответственно, а стробирующие входы обоих компараторов объединены и

1820

св заны с вторым выходом генератора тактовых импульсов, адресные входы первого и второго буферных запоминающих устройств объединены и подключены к первому выходу третьего счетчика и входу дешифратора развертки , управл ющие входы первого и второго буферных запоминающих устройств объединены и подключены к второму выходу третьего счетчика, счетный выход которого соединен с выходом второго коммутатора, второй выход третьего счетчика соединен с первым управл ющим входом второго коммутатора и входом элемента НЕ, выходом подключенного к установочному входу второго счетчика, второму управл ющему входу второго коммутатора и управл ющим входам первого и второго блоков коммутации ,

Изобретение относитс  к информационно-измерительной технике.

Изв,естно устройство, содержащее газоразр дную индикаторную панель, блок пам ти, линейный интегратор, блок смещени  и масштабировани , блок выборки строк, блок ключей,, дешифратор столбцов, счетчик горизонтальной развертки, счетчик адреса и задатчик смещени  по оси X DJНедостатком этого устройства  вл етс  низка  оперативность визуальной оценки формы широкополосных сигналов .

Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  отображени  формы регистрируемого процесса, содержащее матричный газоразр дный индикатор , подключенный первыми шинами к выходам первого блока коммутации, .св занного своими информационными входами с выходами дешифратора развертки ,, а управл ющим входом - с одноименным входом второго блока ко мутации, своими выходами подклю енного к вторым шинам матричного газоразр дного индикатора, а информационными входами - к выходам формировател  вертикальных отрезков,

входы которого соединены с выходами блока смещени  по оси Y , аналогоцифровой преобразователь, информационный вход которого  вл етс  входом устройства, а выход подключен к информационному входу блока пам ти, адресный вход которого подключен к выходу первого коммутатора, информационными входами подключенного к первому выходу первого и выходу второго счетчика, счетнь1ми входами подключенных соответственно к первому и второму выходам генератора тактовых импульсов, первый вход первого счетчика также св зан с синхронизирующими входами аналогоцифрового преобразовател  и блока пам ти, первый коммутатор управл ющими входами подключен к выходам 86-триггёра, второй коммутатор первым входом соединен с выходом управл емого де.пител  частоты, св занно го одним управл ющим входом с выходом формировател  кода масштаба, другим - с вторым выходом генератора тактовых импульсов, второй вход второго коммутатора св зан с третьим выходом генератора тактовых импульсов , входы RS-триггера подключены 5-нходом к входу запуска устройства и управл ющему входу первого счетчика , а R входом - к второму выходу первого счетчика, второй счетчик подключенный) -входом к выходу формировател  кода смещени  по оси X L2j Недостатком известного устройства  вл етс  потер  информации о сос тавл ющих сигнала при сжатии изобра жени  по оси X. , Цель изобретени  - повьшение информативности отображени  формы широкополосных электрических сигналов при их сжатии по оси X . , . Поставленна  цель достигаетс  тем, что в устройство; содержащее матричный газоразр дный индикатор подключенный первыми шинами.к выходам первого блока коммутации, св за ного своими информационными входами с выходами дешифратора развертки, а управл ющим входом - с одноименным входом второго блока коммутации , своими выходами подключенного к вторым шинам матричного газоразр дного индикатора, а информационными входами - к выходам формировател  вертикальных отрезков, входы которог соединены с выходами блока смещени  по оси Y J аналого-цифровой преобразователь , информационный вход которого  вл етс  выходом устройства, а выход подключен к информационному входу блока пам ти, адресный вход которого подключен к выходу первого коммутатора, информационными входами подключенного к первому входу первого и выходу второго счетчиков, счетными входами подключенных соответственно к первому и второму выходам генератора тактовых импульсов, первый вход первого счетчика также св зан с синхронизирующими входами аналого-цифрового преобразовател  и блока пам ти, первый коммутатор управл ющими входами подключен к выходам RS -триггера, второй коммутатор первым входом соединен с выходом управл емого делител  частоты св занного одним управл ющим входом с выходом формировател  кода масштаба , другим - с вторым выходом генератора тактовых импульсов, второй вход второго коммутатора св зан с третьим выходом генератора тактовых импульсов, входы КЗ-триггера подключены S -входом к входу запуска устройства и управл ющему входу первого счетчика, а R -входом - к второму выходу первого счетчика, второй счетчик, подключенныйD-входом к выходу формировател  кода смещени  по оси Х , дополнительно введены первое и второе буферные запоминающие устройства, первый и второй компараторы кодов, первый и второй элементы ИЛИ, третий счетчик и элемент НЕ, причем информационные входы первого и второго буферных запоминающих устройств объединены и подключены к выходу блока пам ти, выходы запоминающих устройств подключены к входам блока смещени  по оси Y , синхронизирующие входы каждого буферного запоминающего устройства соединены с выхода ги первого и второго элементов ТШЙ соответственно, первые входы элементов ИЛИ соединены с вь1ходом- управл емого делител  частоты, вторые входы элементов ИЛИ соединены с вторым выходом первого счетчика и с первьм входом третьего счетчика, третьи входы первого и второго элементов ИЛИ подключены соответственно к пр мому выходу первого компаратора и инверсному выхо;ДУ второго компаратора кодов, первые информационные входы обоих компараторов соединены с информационными входами буферных запоминающих устройств, вторые информационные входы первого и второго компараторов соединены с выходами, первого и второго буферных запоминающих устройств соответственно , а стробируюш е входы обоих компараторов объединены и св заны с вторым выходом генератора тактовых импульсов, адресные входы и второго буферных запоминающих устройств объединены и подключены к первому выходу третьего счетчика и входу дешифратора развертки, управл юпще входы первого и второго буферных запоминающих устройств объединены и подключены к второму выходу третьего счетчика, счетный вход которого соединен с выходом второго коммутатора, второй выход третьего счетчика соединен с первым управл ющим входом второго коммутатора и входом элемента НЕ, выходом подключенного к установочному входу второго счетчика, второму управл ющему входу второго коммутатора и управл ющим входам первого и второго блоков коммутации. На фиг. 1 представлена блок-схема устройства; на фиг. 2 и 3 - формирование сигналов. Устройство отображени  формы электрического сигнала содержит матричный газоразр дный индикатор 1, подключенный первыми шинами к вьпсодам первого блока 2 коммутации, св занного своими информационными входами с вькодами дешифратора 3 ра вертки, а управл юпрт входом - с одноименным входом второго блока 4 коммутации, своими выходами подключенного к вторым шинам матричного газоразр дного индикатора, а информационными входами - к выходам формировател  5 вертикальных отрезков, состо щего из элементов ИСКЛЮЧАЩЕЕ ИЛИ 6, элементов 2И-НЕ 7 и дешифраторов 8, входы формировател  вертикальных отрезков соединены .с выходами блока 9 смещени  по оси Y на основе сумматоров 10 и 11 и формировател  12 кода смещени , аналог цифровой преобразователь 13, информационный вход которого  вл етс  входом устройства, ге1нератор 14 так товых импульсов, блок 15 пам ти, первый коммутатор 16, информационными входами подключенньй к первому выходу первого счетчика 17, RS-триггер 18, второй счетчик 19, управл емый делитель 20 частоты, формирователь 21 кода смещени  по оси X , формирователь 22 кода масштаба по оси X , второй коммутатор 2 первое 24 и второе 25 буферные запоминающие устройства, первый 26 и второй 27 компараторы кодов, элементы ИЛИ 28 и 29, третий счетчик 3 и элемент НЕ 31. Устройство работает следующим образом. По сигналу Пуск первый счетчик 17 обнул етс , триггер 18 переводит с  в единичное состо ние и блок 15 пам ти переводитс  в режим записи. При этом на информационный вход пос тупают цифровые коды с выхода анало го-цифрового преобразовател  13, а на адресный вход через коммутатор 16 - цифровые коды с первог выхода первого счетчика 17. Аналого цифровой преобразователь 13, блок 15 пам ти и первый счетчик 17 синхр низируютс  сигналом с частотой поступающим с первого выхода генера тора 14 тактовьк импульсов. По запо нении блока 15 пам ти на втором выходе первого счетчика 17 формируетс  сигнал, который, поступа  на Ч -вход триггера 18, возвращает его в исходное состо ние, при этом блок 15 пам ти переводитс  в режим считывани  информации, а его адресный вход через первый коммутатор 16 оказываетс  подключенным к выходу второго счетчика 19, синхронизируемого сигналом с частотой 1 c(,j,T , поступающим с второго выхода генератора 14 тактовых импульсов. На вход синхронизации третьего счетчика 30 через второй коммутатор 23 поступает сигнал с частотой ic4n /П с управл емого делител  20 частоты. Коэффициент делени  задаетс  формирователем 22 кода масштаба по оси X. При этом на втором выходе третьего счетчика 30 имеет место сигнал логического нул , что обеспечивает режим записи информации в первом 24и втором 25 буферных запоминающих устройствах, причем соотношение скоростей изменени  адреса блока 15 , пам ти ((.цмг ) и буферных запоминающих устройств 24 и 25 (ic4HT /I опре дел етс  требуемым масштабом по оси . При каждом изменении адреса буферных запоминающих устройств 24 и 25на их стробирзтощие входы через элементы ИЛИ 28 и 29 поступают сигналы с выхода управл емого делител  20 частоты, обеспечива  запись цифровых кодов с выхода блока 15 пам ти в оба буферных запоминаюш 1х устройства . При последующих изменени х л адреса блока 15 пам ти информаци  с его выхода анализируетс  компараторами 26 и 27 кодов, стробируемых сигналом с частотой. 1 f( , при этом, если цифровой код на выходе блока 15 пам ти больший, чем записанный ранее в буферном запоминающем устройстне 24 (или меньший,чем в буферном запоминающем устройстве 25), то на пр мом выходе компаратора 26 кодов (или на инверсном выходе компаратоа 27 кодов) формируетс  сигнал, обеспечивающий запись данного кода в соответствующее буферное запоминающее устройство 24 (или 25). Затем при очередном изменении адреса буферных запоминающих устройств в них оп ть производитс  запись цифровых кодов по сигналу с выхода управл емого делител  20 частоты 7, независимо от состо ни  компараторо 26 и 27 кодов. Тем самым обеспечиваетс  преобразование зарегистрированной в блоке 15 пам ти информации таким образом, что в буферных запоминающих устройствах 24 и 25 регистрируютс  соответственно максимальные R минимальные из каждых П кодов, поступающих с выхода блока 15 пам ти. По заполнении буферных запоминающих устройств 24 и 25, емкость каждого из которых выбираетс  равной информационной емкости матричного газоразр дного индикатора 1, на втором выходе третьего счетчика 30. формируетс  сигнал логической единицы, что обуславливает перевод буферных запоминающих устройств 24 и 25 в режим считывани  информации, блоков 2 и 4 коммутации - в режим вврда информации в матричный газоразр дный индикатор 1 и подачи на вход синхронизации третьего счетчика 30 через второй коммутатор 23 сигнала с частотой { рд,в с третьего выхода генератора 14 тактовых импульсов. При этом выходной код третьего счетчика обеспечивает развертку матричного газоразр дного индикатора 1 по оси X и синхронный с разверткой вывод информации из буферных запоминающих устройств 24 и 25. Формиро ватель 5 вертикальных отрезков обес печивает формирование кода, который , поступа  на входы второго блока 4 кo myтaции, обеспечивает зажигание вертикального р да точек на панели, причем положение каждого р да свет щихс  точек на оси X однозначно соответствует коду счетчика 30, Количество точек в каждом вертикальном р ду определ етс  раз20 S ностью хран щихс  в  чейках данного адреса буферных запоминающих устройств цифровых кодов, а положение по оси соответствует цифровому коду, формируемому формирователем 12 кода смещени  по осиY и добавл емому посредством сумматоров 10 и 11 к каждому из вводимых, в формирователь 5 вертикальных отрезков отсчету . Таким образом, на матричном индикаторе 1 индицируетс  форма зарегистрированного процесса. Затем на втором выходе третьего счетчика 30 по вл етс  сигнал логического нул , блоки 2 и 4 коммутации перевод тс  в режим хранени  информации в матричном газоразр дном индикаторе 1, и цикл обработки хранимой в блоке 15 пам ти информации и ввода ее в буферное запоминающее устройство повтор етс . Необходимый участок сигнала выбираетс  изменением цифрового кода, поступающего на входьь D параллельного ввода информации второго счетчика 19 от формировател  21 кода смещени  по оси X , а требуемый масштаб изображени  (1;h) по оси X - коэффициент том делени  управл емого делител  20 частоты, которьй задаетс  формирователем 22 кода масштаба по оси X. Таким образом, отображение формы широкополосных электрических сигналов , реализуемое с помощью предложенного устройства, позвол ет оценить форму исследуемого широкополосного сигнала в общем виде при больших коэффициентах сжати  по оси X, когда информационна  емкость массива данных превышает информационную емкость индикатора, т.е. повысить информативность отображени  формы широкополосных сигналов.

Зло

/3

л

Щ

dgcK

Л

22

20

fe

/У

fg

29

W

Ф(/2.2

Claims (1)

1. УСТРОЙСТВО ОТОБРАЖЕНИЯ ' ФОРМЫ ЭЛЕКТРИЧЕСКОГО СИГНАЛА, содержащее матричный газоразрядный индикатор, подключенный первыми шинами к выходам первого блока коммутации, связанного своими информационными входами с выходами дешифратора развертки, а управляющим входом - с одноименным входом второго блока ком- ^ί мутации, своими выходами подключенного к вторым шинам матричного газоразрядного индикатора, а информационными входами - к выходам формирователя вертикальных отрезков, входы которого соединены с выходами блока смещения по оси Y , аналогоцифровой преобразователь, информационный вход которого является выходом устройства, а выход подключен к информационному входу блока памяти, адресный вход которого подключен к выходу первого коммутатора, информационными входами подключенного к первому входу первого и выходу второго счетчиков, счетными входами подключенных соответственно к перво му и второму выходам генератора тактовых импульсов, первый вход первого счетчика также связан с синхронизирующими входами аналого-цифрового преобразователя и блока памяти, первый коммутатор управляющими входами подключен к выходам R5 -триггера, второй коммутатор первым входом соединен с выходом управляемого делителя частоты, связанного одним управляющим входом с выходом формирователя кода масштаба, другим - с вторым выходом генератора тактовых импульсов, второй вход второго коммутатора связан с третьим выходом генератора тактовых импульсов, входы RS-триггера подключены 6-входом к входу запуска устройства и управляющему входу первого счетчика, а R-входом - к второму выходу первого счетчика, второй счетчик, подключенный D -входом к выходу формирователя кода смещения по оси X, отли(чающееся тем, что, с целью повышения информативности отображени

   SU,,., 1151820 к

   формы широкополосных электрических сигналов при их сжатии по оси X, в него дополнительно введены первое и второе буферные запоминающие устройства, первый и второй компараторы кодов, первый и второй элементы ИЛИ, третий счетчик и элемент НЕ, причем информационные входы первого и второго буферных запоминающих устройств объединены и подключены к выходу блока памяти, выходы запоми нающих устройств подключены к входам блока смещения по оси Ϊ , синхронизирующие входы каждого буферного запоминающего устройства соедийены с выходами первого и второго элементов ИЛИ соответственно, первые входы элементов ИЛИ соединены с выходом управляемого делителя частоты,, вторые входы элементов ИЛИ соединены с вторым выходом первого счетчика и с первым входом третьего сИетчика, третьи входы первого и второго элементов ИЛИ подключены соответственно к прямому выходу первого компаратора и инверсному выходу второго компаратора кодов, первые информационные входы обоих компараторов соединены с информационными входами буферных запоминающих устройств, вторые информационные входы первого и второго компараторов соединены с выходами первого и второго буферных запоминающих устройств соответственно, а стробирующие входы обоих компараторов объединены и связаны с вторым выходом генератора тактовых импульсов, адресные входы первого и второго буферных запоминающих устройств объединены и подключены к первому выходу третьего счетчика и входу дешифратора развертки, управляющие входы первого и второго буферных запоминающих устройств объединены и подключены к второму выходу третьего счетчика, Учетный выход которого соединен с выходом второго коммутатора, второй выход третьего счетчика соединен с первым управляющим входом второго коммутатора и входом элемента НЕ, выходом подключенного к установочному входу второго счетчика, второму управляющему входу второго коммутатора и управляющим входам первого и второго блоков коммутации .