SU1150734A1 - Flip-flop - Google Patents
Flip-flop Download PDFInfo
- Publication number
- SU1150734A1 SU1150734A1 SU833659710A SU3659710A SU1150734A1 SU 1150734 A1 SU1150734 A1 SU 1150734A1 SU 833659710 A SU833659710 A SU 833659710A SU 3659710 A SU3659710 A SU 3659710A SU 1150734 A1 SU1150734 A1 SU 1150734A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- collector
- trigger
- base
- transistors
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
1. ТРИГГЕР, содержащий три транзистора с инжекционным питанием первого типа проводимости, два транзистора первого типа проводимости и два транзистора второго типа проводимости, первый коллектор и база первого транзистора с инжекционным питанием подключены соответственно к базе и первому коллектору второго транзистора с инжекционным питанием, вторые коллекторы первого и второ-о транзисторов с инжекционным питанием подключены соответственно к первому и второму выходам триггера, а базы - соответственно к первым коллекторам первого и второго транзисторов первого типа проводимости, эмиттеры которых объединены, а базы соответственно подключены к коллекторам первого и второго транзисторов второго типа проводимости , эмиттеры которых объединены, второй коллектор первого транзистора первого типа проводимости соединен с коллектором третьего транзистора с инжекционным питанием, база которого соединена с информационным входом триггера и вторым коллектором второго транзистора первого типа проводимости, база которого соединена с третьим коллектором первого транзистора первого типа проводимости , отличающийс тем, что, с целью уменьшени потребл емой мощности, введен резистивный элемент, первый вывод которого подключен к информационному входу триггера, а второй вывод - к базе второго транзистора второго типа проводимости и первому дополнительному коллектору второго транзистора первого типа проводимости, второй дополнительный коллектор которого соединен с базой первого транзистора первого типа проводимости, I эмиттер которого соединен с первым входом синхронизации триггера, а коллектор (Л третьего транзистора с инжекционным питанием соединен с базой первого транзистора второго типа проводимости, эмиттер которого подк.лючен ко второму входу синхронизации триггера. 2.Триггер по п. 1, отличающийс тем, что в качестве резистивного элемента используетс резистор. ел 3.Триггер по п. 1, отличающийс тем, о что в качестве резистивного элемента используетс диод, анод которого вл етс первым выводом, а катод - вторым выво00 дом резистивного элемента. 4: 4.Триггер по п. 1, отличающийс тем, что в качестве резистивного элемента используетс диод Шоттки, анод которого вл етс первым выводом, а катод - вторым выводом резистивного элемента.1. A TRIGGER containing three transistors with injection power of the first conduction type, two transistors of the first conductivity type and two transistors of the second conduction type, the first collector and the base of the first transistor with injection power are connected respectively to the base and the first collector of the second transistor with injection power, the second collectors the first and second transistors with injection power are connected respectively to the first and second outputs of the trigger, and the bases are connected respectively to the first collectors of the first first and second transistors of the first conductivity type, the emitters of which are combined, and the bases are respectively connected to the collectors of the first and second transistors of the second conductivity type, the emitters of which are combined, the second collector of the first transistor of the first conductivity type is connected to the collector of the third transistor with injection power, the base of which is connected to information input of the trigger and the second collector of the second transistor of the first conductivity type, the base of which is connected to the third collector of the first a ranzistor of the first conductivity type, characterized in that, in order to reduce power consumption, a resistive element is inserted, the first output of which is connected to the trigger information input, and the second output to the base of the second transistor of the second conductivity type and the first additional collector of the second transistor of the first conductivity type , the second additional collector of which is connected to the base of the first transistor of the first conductivity type, the first emitter of which is connected to the first trigger input of the trigger and ktor (L of the third transistor with injection power is connected to the base of the first transistor of the second conductivity type, the emitter of which is connected to the second trigger synchronization input. 2. A trigger according to claim 1, characterized in that a resistor is used as a resistive element. 3. A trigger according to claim 1, characterized in that a diode is used as a resistive element, the anode of which is the first terminal and the cathode is the second output of the resistive element. 4: 4. A trigger according to claim 1, characterized in that a Schottky diode is used as a resistive element, the anode of which is the first terminal and the cathode is the second terminal of the resistive element.
Description
Изобретение относитс к импульсной технике, а именно к устройствам с двум устойчивыми состо ни ми, и может быть использовано в цифровых интегральных микросхемах с инжекционным питанием.The invention relates to a pulse technique, namely to devices with two stable states, and can be used in digital integrated circuits with injection power.
Известен инжекционный Д-триггер, содержащий бистабильную чейку и схему управлени , первый вход которой подключен к базе первого И Л-транзистора, коллектор которого подключен к первому коллектору второго многоколлекторного И Л-транзистора, второй коллектор которого подключен к первому входу бистабильной чейки, а база подключена к первому коллектору третьего многоколлекторного И Л-транзистора, база которого подключена к коллектору первого И Л-транзистора , второй коллектор подключен к базе первого ИЛ -транзистора, а третий коллектор подключен ко второму входу бистабильной чейки, котора содержит четвертый и п тый много коллекторные И Л-транзисторы , базы которых подключены соответственно к первому и второму входам бистабильной чейки, первый коллектор четвертого И Л-транзистора подключен к первому выходу бистабильной чейки, второй коллектор подключен к базе п того И Л-транзистора , первый коллектор подключен ко второму выходу бистабильной чейки, а второй коллектор подключен к базе четвертого И Л-транзистора, базы которого и третьего многоколлекторных И Л-транзисторов подключены соответственно к первому и второму коллекторам шестого многоколлекторного И Л-транзистора, база которого подключена ко второму входу схемы управлени .A known injection D-flip-flop contains a bistable cell and a control circuit, the first input of which is connected to the base of the first I-L transistor, the collector of which is connected to the first collector of the second multi-collector AND L-transistor, the second collector of which is connected to the first input of the bistable cell and the base connected to the first collector of the third multicolumn I L transistor, the base of which is connected to the collector of the first I L transistor, the second collector is connected to the base of the first IL transistor, and the third collector op connected to the second input of a bistable cell, which contains the fourth and fifth multi collector AND L-transistors, the bases of which are connected respectively to the first and second inputs of the bistable cell, the first collector of the fourth I-L transistor is connected to the first output of the bistable cell, the second collector is connected to the base of the p & L transistor, the first collector is connected to the second output of the bistable cell, and the second collector is connected to the base of the fourth AND L transistor, the base of which is the third multicollector AND L-transistors are connected respectively to the first and second collectors of the sixth multi-collector AND L-transistor, the base of which is connected to the second input of the control circuit.
Недостатками данного триггера вл ютс высока потребл ема мощность и больша задержка переключени по синхровходу .The disadvantages of this trigger are high power consumption and high switching delay on the synchronous input.
Наиболее близким по технической сущности к предложенному вл етс триггер, содержащий четыре транзистора с инжекционным питанием первого типа проводимости , два транзистора первого типа проводимости , и два транзистора второго типа проводимости, первый коллектор и база первого транзистора с инжекционным питанием подключены соответственно к базе и первому коллектору второго транзистора с инжекционным питанием, вторые коллекторы первого и второго транзисторов с инжекционным питанием подключены соответственно к первому и второму выходам триггера, а базы - соответственно к первым коллекторам первого и второго транзисторов первого типа проводимости, эмиттеры которых объединены, базы соответственно подключены к коллекторам первого и второго транзисторов второго типа проводимости, эмиттеры которых объединены второй коллектор первого транзистора первого типа проводимости соединен с коллектором третьего транзистора с инжекционным питанием, база которого соединена с информационным входом триггера и вторым коллектором второго транзистора первого типа проводимости, база которого соединена с третьим коллектором первого транзистора первого типа проводимости , база четвертого транзистора с инжекционным питанием соединена с коллектором третьего транзистора с инжекционным питанием, а коллектор - с базой первого транзистора первого типа проводимости 2.The closest in technical essence to the proposed is a trigger containing four transistors with injection power of the first conductivity type, two transistors of the first conductivity type, and two transistors of the second conductivity type, the first collector and the base of the first transistor with injection power are connected respectively to the base and the first collector the second transistor with injection power, the second collectors of the first and second transistors with injection power are connected respectively to the first and second the outputs of the trigger and the base respectively to the first collectors of the first and second transistors of the first conductivity type, the emitters of which are combined, the bases respectively connected to the collectors of the first and second transistors of the second conductivity type, the emitters of which are connected to the second collector of the first transistor of the first conductivity type with injection power, the base of which is connected to the information input of the trigger and the second collector of the second transistor of the first type conduct spine, the base of which is connected to the third collector of the first transistor of the first conductivity type, the fourth transistor with the base connected to the injection power of the third transistor with the collector of the injection power and whose collector - to the base of the first transistor of the first conduction type 2.
5 Недостатком известного триггера вл етс больша потребл ема мощность.5 The disadvantage of the known trigger is the high power consumption.
Цель изобретени - уменьшение потребл емой мощности.The purpose of the invention is to reduce power consumption.
Дл достижени поставленной цели в триггер, содержащий три транзистора с инжекционным питанием первого типа проводимости , два транзистора первого типа проводимости и два транзистора второго типа проводимости, первый коллектор и база первого транзистора с инжекционнымTo achieve this goal, a trigger contains three transistors with injection power supply of the first conductivity type, two transistors of the first conductivity type and two transistors of the second conductivity type, the first collector and the base of the first transistor with injection
5 питанием подключены соответственно к базе и первому коллектору второго транзистора с инжекционным питанием, вторые коллекторы первого и второго транзисторов с инжекционным питанием подключены соответственно к первому и второму выходам триггера, а базы -: соответственно к первым коллекторам первого и второго транзисторов первого типа проводимости, эмиттеры которых объединены, базы соответственно подключены к коллекторам первого и второго транзисторов второго типа проводимости, эмиттеры которых объединены, второй коллектор первого транзистора первого типа проводимости соединен с коллектором третьего трензистора с инжекционным питанием, база которого соединена с информационным входом триггера и вторым коллектором второго транзистора первого типа проводимости , база которого соединена с третьим коллектором первого транзистора первого типа проводимости, введен резистивный элемент , первый вывод которого подключен к5 are connected respectively to the base and the first collector of the second transistor with injection power, the second collectors of the first and second transistors with injection power are connected respectively to the first and second outputs of the trigger, and the base is: respectively to the first collectors of the first and second transistors of the first conductivity type, emitters which are combined, the bases are respectively connected to the collectors of the first and second transistors of the second conductivity type, the emitters of which are combined, the second collector of the first transistor of the first conductivity type is connected to the collector of the third injection-fed third transistor, whose base is connected to the trigger information input and the second collector of the second transistor of the first conductivity type, the base of which is connected to the third collector of the first transistor of the first conductivity type, a resistive element is inserted, the first output of which is connected to
информационному входу триггера, а второй вывод - к базе второго транзистора второго типа проводимости и первому дополнительному коллектору второго транзистора первого типа проводимости, второй information input of the trigger, and the second output - to the base of the second transistor of the second conductivity type and the first additional collector of the second transistor of the first conductivity type, the second
Q дополнительный коллектор которого соединен с базой первого транзистора первого типа проводимости, эмиттер которого соединен с первым входом синхронизации триггера, а коллектор третьего транзистора с инжекционным питанием соединенQ additional collector of which is connected to the base of the first transistor of the first conductivity type, the emitter of which is connected to the first trigger synchronization input, and the collector of the third transistor with injection power is connected
5 с базой первого транзистора второго типа проводимости, эмиттер которого подключен ко второму входу синхронизации триггера.5 with the base of the first transistor of the second conductivity type, the emitter of which is connected to the second trigger synchronization input.
При этом в качестве резистивного элемента используетс или интегральный резистор, или диод, анод которого вл етс первым выводом, а катод - вторым выводом резистивного элемента, или диод Шоттки, анод которого вл етс первым выводом , а катод - вторым выводом резистивного элемента.Here, either an integral resistor or diode is used as a resistive element, the anode of which is the first terminal and the cathode is the second terminal of the resistive element, or Schottky diode whose anode is the first terminal and the cathode is the second terminal of the resistive element.
На чертеже приведена принципиальна электрическа схема предложенного триггера .The drawing shows a circuit diagram of the proposed trigger.
Триггер содержит три транзистора с инжекционным питанием 1-3 первого типа проводимости , два транзистора первого типа проводимости 4 и 5 и два транзистора второго типа проводимости 6 и 7, первый.коллектор и база транзистора 1 подключены соответственно к базе и первому коллектору транзистора 2, вторые коллекторы транзисторов 1 и 2 подключены соответственно к первому и второму выходам 8 и 9 триггера , а базы - соответственно к первым коллекторам транзисторов 4 и 5, эмиттеры которых объединены, а базы соответственно подключены к коллекторам транзисторов 6 и 7, эмиттеры которых объединены , второй коллектор транзистора 4 соединен с коллектором транзистора 3, база которого соединена с информационным входом 10 триггера и вторым коллектором транзистора 5, база которого соединена с третьим коллектором транзистора 4, первый вывод резистивного элемента 11 подключен к входу 10 триггера, а второй вывод - к базе транзистора 7 и первому дополнительному коллектору транзистора 5, второй дополнительный коллектор которого соединен с базой транзистора 4, первый вывод резистивного элемента 11 подключен к входу 10 триггера, а второй вывод - к базе транзистора 7 и первому дополнительному коллектору транзистора 5, второй дополнительный коллектор которого соединен с базой транзистора 4, эмиттер которого соединен с первым входом синхронизации 12, а коллектор, транзистора 3 соединен с базой транзистора 6, эмиттер которого подключен ко второму входу синхронизации 13 триггера.The trigger contains three transistors with injection power supply 1-3 of the first conduction type, two transistors of the first conduction type 4 and 5 and two transistors of the second conduction type 6 and 7, the first one. The collector and the base of the transistor 1 are connected respectively to the base and the first collector of the transistor 2, the second the collectors of transistors 1 and 2 are connected respectively to the first and second outputs 8 and 9 of the trigger, and the bases are connected respectively to the first collectors of transistors 4 and 5, whose emitters are combined, and the bases are respectively connected to trans collectors Sources 6 and 7, the emitters of which are combined, the second collector of transistor 4 is connected to the collector of transistor 3, the base of which is connected to the information input 10 of the trigger and the second collector of transistor 5, the base of which is connected to the third collector of transistor 4, the first output of the resistive element 11 is connected to the input 10 trigger, and the second output - to the base of the transistor 7 and the first additional collector of the transistor 5, the second additional collector of which is connected to the base of the transistor 4, the first output of the resistive element 11 is connected The second terminal is connected to the base of transistor 7 and the first additional collector of transistor 5, the second additional collector of which is connected to the base of transistor 4, the emitter of which is connected to the first synchronization input 12, and the collector of transistor 3 The emitter of which is connected to the second synchronization input 13 of the trigger.
Триггер работает следующим образом.The trigger works as follows.
Триггер может работать при парафазном управлении по входам синхронизации 12 и 13. Однако наиболее простым и экономичным способом вл етс управление только одним видом синхросигнала , поэтому рассмотрим работу триггера при управлении по одному из входов синхронизации .A trigger can operate with paraphase control over synchronization inputs 12 and 13. However, the simplest and most economical way is to control only one kind of clock signal, therefore, we consider the trigger operation when controlling via one of the synchronization inputs.
В случае использовани входа 12 в качестве входа синхронизации триггера вход 13 через резистор подключаетс к источнику напр жени (4-1,2 В и выше, в завг;симосТИ от вида резистивного элемента ). При значении сигнала на входе 12, равном логической «1 (управл ющий данным входом И Л-транзистор закрыт), транзисторы 4 и 5 наход тс в режиме вклюс чени с оборванными эмиттерами, т. е. заперты, и не вли ют на состо ние транзисторов 1 и 2, триггер хранит информацию .In the case of using input 12 as a trigger synchronization input, input 13 is connected via a resistor to a voltage source (4-1.2 V and higher, in charge; from the type of resistive element). When the value of the signal at input 12 is equal to logical "1 (the control of the input and the LL transistor is closed), transistors 4 and 5 are in the turn-on mode with dangling emitters, i.e. locked, and do not affect the state transistors 1 and 2, the trigger stores information.
При поступлении на вход 12 сигнала логического «О (управл ющий этим вхо0 дом транзистор открываетс и насыщаетс ) эмиттеры транзисторов 4 и 5 через управл ющий транзистор «заземл ютс . Если при этом сигнал на входе 10 равен логическому «О, то ток инжектора ответвл етс из базы транзистора 3, транзистор 3 заперт и не вли ет на состо ние транзисторов 6 и 4. Важной особенностью вл етс то, что транзисторы 4 и б, а также транзисторы 5 и 7 имеют пробивные напр жени выще значени напр жени источника, к ко0 торому подключен вход 13.When a logical "O" signal arrives at input 12 (the transistor that controls this input opens and becomes saturated), the emitters of transistors 4 and 5 are grounded through the control transistor. If the signal at input 10 is equal to a logical "O, then the injector current branches from the base of transistor 3, transistor 3 is locked and does not affect the state of transistors 6 and 4. An important feature is that transistors 4 and b, and also transistors 5 and 7 have breakdown voltages higher than the source voltage, to which input 13 is connected.
Поэтому пара транзисторов 4 и 6 остаютс в закрытом состо нии.Therefore, the pair of transistors 4 and 6 remain in the closed state.
База транзистора 7 через резистивный элемент 11 и управл ющий входом 10 транзистор «заземлена. Транзистор 7 открыт, ток его коллектора втекает в базу транзистора 5, вызыва его отпирание. Транзистор 5 входит в режим насыщени , его коллекторы щунтируют базы транзисторов 3, отключа триггер от информационного входа,The base of the transistor 7 through the resistive element 11 and the transistor 10 controlling the input 10 is grounded. The transistor 7 is open, the current of its collector flows into the base of the transistor 5, causing it to open. Transistor 5 enters saturation mode, its collectors bypass the bases of transistors 3, disconnecting the trigger from the information input,
0 ответвл токи инжекторов, а также базовый ток транзистора 7.0 branch currents injectors, as well as the base current of the transistor 7.
Транзистор 7 запираетс , на выходе 9 и базе транзистора 1 образуетс сигнал логической «I, ток инжектора втекает в базу транзистора 1, вызыва его отпирание,The transistor 7 is locked, at the output 9 and the base of the transistor 1, a logical signal "I, the injector current flows into the base of transistor 1, causing its unlocking,
на коллекторах транзистора 1, а следовательно на выходе 8, образуетс сигнал логического «О, т. е. триггер устанавливаетс в состо ние, когда на выходе 8 щ. сутствует сигнал логического «О, on the collectors of the transistor 1, and therefore on the output 8, a logical signal "O" is generated, i.e. the trigger is set to the state when the output is 8 u. there is no logical signal “Oh,
0 выходе 9 - логическа «1.0 output 9 - logical “1.
Если же при поступлении, пческого «О на вход 12 сигнал на входе 10 равен логической «1, то транзистор 3 открыт и насыщен, база транзистора 6 через транзистор 3 «заземлена, а база транзистора 7If, on arrival, the PC “O to input 12 signal at input 10 is equal to logical“ 1, then transistor 3 is open and saturated, the base of transistor 6 through transistor 3 “is grounded, and the base of transistor 7
5 находитс под напр жением Vj6+, где VbSij - напр жение между базой и эмиттером транзистора 3. Поэтому из двух эмиттерно-св занных транзисторов 6 и 7, транзистор 7 заперт, транзистор 6 - открыт.5 is under voltage Vj6 +, where VbSij is the voltage between the base and the emitter of the transistor 3. Therefore, of the two emitter-connected transistors 6 and 7, transistor 7 is locked, transistor 6 is open.
Коллекторный ток транзистора 6 поступает в базу транзистора 4, который входит в режим насыщени , его коллекторы щунтируют базы транзисторов 5, 1 и 6.The collector current of transistor 6 enters the base of transistor 4, which enters the saturation mode, its collectors bypass the bases of transistors 5, 1 and 6.
Транзистор 1 закрываетс , на базе транзистора 2 возникает сигнал логической «1Transistor 1 is closed, on the base of transistor 2 a logical signal "1
5 транзистор 2 открываетс , и триггер устанавливаетс в состо ние, когда на выходе 8 присутствует сигнал логической «1, а на выходе 9 - логического «О. Причем, если5, the transistor 2 opens, and the trigger is set to the state when the logical signal "1" is present at the output 8, and the logical "O" signal is output at the output 9. And if
теперь сигнал на входе 10 измен етс на логический «О, то вли ние порога включени диода либо диода Шоттки в качестве резистивного элемента 11 исключает переключени транзисторов 6 и 7.Now the signal at input 10 is changed to a logical "O, then the influence of the turn-on threshold of a diode or a Schottky diode as a resistive element 11 eliminates the switching of transistors 6 and 7.
В случае использовани резистора в качестве резистивного элемента 11, при поступлении на вход 10 логического «О возникает ответвление тока незначительной величины в транзистор 7, который ограничен резистором в качестве резистивного элемента 11, коллекторный ток транзистора 7 зашунтирован коллектором транзистора 4.In the case of using a resistor as a resistive element 11, when a logical "O" input arrives at input 10, a small current branching into transistor 7 occurs, which is limited by the resistor as resistive element 11, the collector current of transistor 7 is shunted by the collector of transistor 4.
Поэтому транзисторы 4 и 5 остаютс в том же состо нии, т. е. транзистор 4 открыт, транзистор 5 - заперт. При значении тактового сигнала, равном логическому «О, триггер хранит информацию.Therefore, transistors 4 and 5 remain in the same state, i.e., transistor 4 is open, transistor 5 is locked. When the value of the clock signal is equal to the logical “Oh, the trigger stores information.
Таким образом, при управлении по входу 12 информационный сигнал передаетс на выходе 8 и 9 только при поступлении на вход 12 отрицательного перепада напр жени , т. е. триггер при таком управлении выполн ет функцию Д-триггера с динамическим синхровходом.Thus, at the control of input 12, the information signal is transmitted at output 8 and 9 only when negative voltage drop arrives at input 12, i.e. the trigger with this control performs the function of a D-trigger with dynamic synchronous input.
При использовании входа 13 в качестве тактового входа триггера, вход 12 подключаетс к общей шине («заземл етс ), а вход 13 может быть подключен либо к управл емому , либо к неуправл емому источнику тока. Наиболее простым вл етс второй способ управлени .When using input 13 as a trigger trigger input, input 12 is connected to a common bus ("grounded), and input 13 can be connected either to a controllable or unmanaged current source. The simplest is the second control method.
Рассмотрим вариант, когда вход 13 подключен через источник тока к источнику напр жени , причем источник тока направлен от источника напр жени ко входу 13. При значении тактового сигнала, равном логическому «О, ток источника тока, подключенного ко входу 13, ответвл етс в управл ющий этим входом И Л-транзистор. Транзисторы 6 и 7 обесточены, а следовательно , заперты, поэтому транзисторы 4 и 5 также заперты и не вли ют на состо ние бистабильной чейки. Триггер хранит информацию.Consider the option when input 13 is connected via a current source to a voltage source, the current source being directed from the voltage source to input 13. If the clock signal is equal to the logical "O, the current source current connected to input 13 This input is an L-transistor. Transistors 6 and 7 are de-energized and, therefore, locked, therefore transistors 4 and 5 are also locked and do not affect the state of the bistable cell. The trigger stores information.
При поступлении на вход 13 сигнала логической «1 (т. е. положительного перепада тактового сигнала) ток источника, подключенного ко входу 13, вызывает отпирание одного из транзисторов 6 или 7, а затем одного из транзисторов 4 или 5,When a logical “1” signal arrives at input 13 (i.e., a positive clock signal difference), the current of the source connected to input 13 causes one of the transistors 6 or 7 to be opened, and then one of the transistors 4 or 5,
0 в зависимости от сигнала на информационном входе 10, т. е. триггер работает аналогичным образом, что и при использовании входа 12 в качестве тактового входа триггера, только в случае управлени по0 depending on the signal at information input 10, i.e., the trigger works in the same way as using input 12 as a trigger input of the trigger, only in the case of control by
5 входу 13 триггер срабатывает по положительному перепаду напр жени .5 to input 13, the trigger is triggered by a positive voltage drop.
Технико-экономический эффект от использовани изобретени заключаетс в уменьшении потребл емой мощности.The technical and economic effect of using the invention is to reduce power consumption.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833659710A SU1150734A1 (en) | 1983-11-05 | 1983-11-05 | Flip-flop |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833659710A SU1150734A1 (en) | 1983-11-05 | 1983-11-05 | Flip-flop |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1150734A1 true SU1150734A1 (en) | 1985-04-15 |
Family
ID=21088090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU833659710A SU1150734A1 (en) | 1983-11-05 | 1983-11-05 | Flip-flop |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1150734A1 (en) |
-
1983
- 1983-11-05 SU SU833659710A patent/SU1150734A1/en active
Non-Patent Citations (1)
| Title |
|---|
| 1. Авторское свидетельство СССР № 970652, кл. Н 03 К 3/286, 1982. 2. Агахан н Т. М. Интегральные микросхемы. М,, Энергоатомиздат, 1983, с. 394, рис. 8, 22 (прототип). * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2831126A (en) | Bistable transistor coincidence gate | |
| US5079452A (en) | High speed ECL latch with clock enable | |
| US3010031A (en) | Symmetrical back-clamped transistor switching sircuit | |
| CA1235504A (en) | Data storage element having input and output ports isolated from regenerative circuit | |
| US2956175A (en) | Transistor gate circuit | |
| GB1214489A (en) | A high output level inverter circuit | |
| US3424928A (en) | Clocked r-s flip-flop | |
| SU1150734A1 (en) | Flip-flop | |
| US3515904A (en) | Electronic circuits utilizing emitter-coupled transistors | |
| US3979611A (en) | Transistor switching circuit | |
| SU1324103A1 (en) | Ttl-gate | |
| SU1319254A1 (en) | Flip-flop | |
| SU1152079A1 (en) | Multistable flip-flop | |
| SU1081778A1 (en) | Polyphase multivibrator | |
| US3671768A (en) | High speed set-reset flip-flop | |
| US3157795A (en) | Figure | |
| SU1138942A1 (en) | Matching device | |
| SU1413720A1 (en) | Logical element | |
| KR930006692Y1 (en) | Switching time reducted circuit used for short diode | |
| SU746904A1 (en) | Universal multidigit logic circuit | |
| SU1660135A1 (en) | Flip-flop | |
| SU1173552A1 (en) | Interface | |
| US3679914A (en) | Regenerative circuit comprising complementary transistor pairs | |
| SU1691931A1 (en) | Flip-flop | |
| RU1810994C (en) | Transistorized switch |