SU1149297A1 - Устройство телесигнализации - Google Patents

Abstract

1. УСТРОЙСТВО ТЕЛЕСИГНАЛИЗАЦИИ , содержащее на каждом контролируемом пункте блок датчиков сигнализации , вь1ходы которого подключены к соответствующим входам формировател  телесигналов , выход которого соединен с входами блока кодировани , блока сравнени  и блока пам ти, выход блока пам ти подключен к второму входу блока сравнени , выход которого подключен к первому входу первого элемента ИЛИ, выход счетчика контрольного времени подключен к второму входу первого элемента ИЛИ, выход формировател  временных интервалов соединен с первым входом элемента И, выход которого подключен к первому входу счетчика числа посылок, выход которого соединен с первым входом триггера, выход которого подключен к второму входу элемента И, линейный блок, выход которого подключен к линии св зи, на пункте управлени  - в каждом канале селектор импульсов, через линейный блок подключенный к соответствующей линии св зи, блок декодировани , первый выход которого подключен к первому входу блока индикации, синхронизатор, отличающеес  тем, что, с целью повыщени  информативности и достоверности передачи информации, в устройство введены на каждом контролируемом пункте второй элемент ИЛИ, формирователь временных интервалов выполнен в виде генератора случайных чисел , выход блока сравнени  подключен к вторым входам счетчика числа посьшок и триггера и к первому входу второго элемента ИЛИ, выход элемента И соединен с третьим входом первого элемента ИЛИ, выход которого через формирователь временных интервалов подключен к второму входу второго элемента ИЛИ, вы.ход которого подключен к второму входу блока кодировани , выход которого соединен с входом линейного блока, на пункте управлени  - элемент ИЛИ и блок контрол  каналов, программный блок, в каждом канале блок промежуточной пам ти, коммутатор, выход селектора импульсов подключен к первому входу блока промежуточной пам ти, первый выход которого подключен к соответствующему контрольному входу программного блока, информационные выходы блока промежуточной пам ти соединены с информационными входами коммутатора, выход которого подключен к соответствующему входу элемента ИЛИ, выход которого подключен к первому входу блока декодировани  второй выход которого соединен в каждом канале с вторым входом (Г блока промежуточной пам ти и первым упГчЭ равл ющим входом программного блока, СО выходы которого подключены в каждом ка нале к первому управл ющему входу коммутатора и третьему входу блока промежуточной пам ти, первый выход синхронизатора подключен к четвертому входу блока промежуточной пам ти, второй, третий, четвертый и п тый выходы синхронизатора - соответственно к второму управл ющему входу программного блока, к второму управл ющему входу коммутатора каждого канала, первому входу блока контрол  каналов и в каждом канале - к второму входу селектора импульсов, третий выход синхронизатора соединен с вторым входом бло

Description

ка декодировани , первый выход которого подключен к второму входу блока контрол  каналов, выход которого соединен с вторым входом блока индикации.

2. Устройство по п. I, отличающеес  тем, что программный блок пункта управлени  содержит триггер, элементы И, распределитель , элемент ИЛИ, выход триггера подключен к первому входу первого элемента И, выход которого подключен к входу распределител , выходы которого соединены с первыми входами вторых элементов И, выходы которых подключены к входам элемента ИЛИ, выход которого подключен к первому входу триггера, второй вход которого  вл етс  первым управл ющим входом программного блока, второй вход первого элемента И - вторым управл ющим входом программного блока, вторые входы и выходы вторых элементов И  вл ютс  соответственно контрольными входами и выходами программного блока.

Изобретение относитс  к телемеханике электрических сетей, в частности к устройствам телесигнализации с временным разделением сигналов, работающим по симплексному частотному каналу св зи и предназначено дл  контрол  состо ни  рассредоточенных по сети объектов, например трансформаторных подстанций, распределительных пунктов и других мест секционировани  в распределительных сет х 6-10 кВ. Известно устройство дл  передачи телеинформации , содержащее на передающей стороне - на контролируемом пункте (КП) датчики сигналов, датчики интервалов времени передачи, ключ, включенный в передающий тракт 1. Недостатком данного устройства  вл етс  малое быстродействие, поскольку дл  уменьщени  веро тности совпадени  во времени информационных посылок с КП при их одновременной работе в нем значительно увеличивают временные интервалы между посылками. В результате возникает задержка в приеме информации, снижающа  оперативность контрол . Известно устройство телесигнализации с временным разделением сигналов, работающее по симплексному каналу св зи на одной тональной ч-астоте, содержащее на КП датчики информационного и контрольного сигналов, блок кодировани , блок сравнени , блок запуска, два реле времени, блок приоритетов и передатчик сигналов, а на приемной стороне -, в пункте управлени  (ПУ) - блок декодировани , блок сравнени , индикатор и блок контрол  2. Недостатками данного устройства  вл ютс  снижение достоверности передачи ин формации и быстродействи  устройства при сложной конфигурации сети и при больщом количестве КП (свыще дес ти) на однн ПУ. Это св зано с тем, что при сложной конфигурации сети информации с КП на ПУ может проходить по заранее неизвестному одному из нескольких каналов св зи, помехи этих каналов суммируютс  и чаще, чем в простой сети, ложно запускают ПУ дл  расщифровки поступающей информации. В результате на ПУ проходит далеко не перва  посланна  с КП информаци , а врем  повтора при большом количестве КП в устройстве и так велико. Наиболее близким к предлагаемому  вл етс  устройство телесигнализации с временным разделением сигналов; работающее по симплексному каналу св зи на одной тональной частоте, содержащее на каждом КП блок датчиков телесигналов, выходы которых подключены к входам формировател  телесигналов, выход которого соединен с входами блока пам ти, блока сравнени  и блока кодировани , выход блока кодировани  через выходной линейный блок присоединен к соответствующей линии св зи, выход блока пам ти соединен с вторым входом блока сравнени , выход которого соединен с первым входом элемента ИЛИ и первым входом триггера разрещени  передачи, выход этого триггера соединен с первым входом элемента И, второй вход которого соединен с выходом формировател  временных интервалов, а выход - с вторым входом счетчика числа посылок, второй вход элемента ИЛИ соединен с выходом счетчика контрольного времени на пункте управлени  входных линейных блоков, вход каждого из которых подсоединен к своей линии св зи, селектор импульсов, блок декодировани , первый выход которого соединен с первым входом блока индикации, синхронизатор 3. К недостаткам данного устройства относ тс  недостаточна  информативность и уменьшение достоверности передачи информации при большом количестве КП (свыше дес ти) и при сложной конфигурации сети. Формирователь временных интервалов на каждом КП обеспечивает разнесение во времени информационных посылок от различных КП. При большом количестве КП интервалы времени до повторных посылок станов тс  неприемлемо большими, значительно снижа  быстродействие устройства. Усложнени  конфигурации сети приводит к тому, что информаци  от КП на ПУ может приходить по большому количеству каналов св зи , что значительно увеличивает суммарный уровень помех на входе ПУ, в результате блок декодировани  чаще запускаетс  от ложного прихода сигнала, не успева  расшифровать информационные посылки. Это приводит к снижению достоверности приема информации в устройстве. Возможно увеличение достоверности в приеме информации путем установки в каждом канале на ПУ своего блока декодировани . Однако и этот путь неприемлем из-за значительного увеличени  аппаратурных затрат, поскольку при современном уровне техники дл  расшифровки 16-элементной кодовой комбинации блок декодировани  требует дл  своего воплощени  примерно двадцать интегральных микросхем. Цель изобретени  - повыщение информативности и достоверности передачи информации . Поставленна  цель достигаетс  тем, что в устройство телесигнализации с временным разделением сигналов, содержащее на каждом контролируемом пункте блок датчиков сигнализации, выходы которого подключены соответствующим входам формировател  телесигналов , выход которого соединен с входами блока пам ти, блока сравнени  и rvrmvOПОИЛСТПЛГЛТТГМ - (-«ГЛГ Т 1ТЛ1 «1 II блока кодировани , выход блока пам ти подключен к второму входу блока сравнени , выход которого подключен к первому входу первого элемента ИЛИ, выход счетчика контрольного времени подключен к второму входу первого элемента ИЛИ, выход формирова тел  временных интервалов соединен с первым входом элемента И, выход которого подключен к первому входу счетчика числа посылок , выход которого соединен с первым входом триггера, выход которого подключен к второму входу элемента И, линейный блок, выход которого подключен к линии св зи, на пункте управлени  - в каждом канале селектор импульсов, через линейный блок подключенный к соответствующей линии св зи , блок декодировани , первый выход которого подключен к первому входу влока индикации, синхронизатор, введены на каждом контролируемом пункте второй элемент ИЛИ, формирователь временных интервалов выполнен в виде генератора случайных чисел , выход блока сравнени  подключен к вторым входам счетчика числа посылок и триггера и к первому входу второго элемента ИЛИ, выход элемента И соединен с третьим входом первого элемента ИЛИ, выход которого через формирователь временных интервалов подключен к второму входу элемента ИЛИ, выход которого подключен к второму входу блока кодировани , выход которого соединен с входом линейного блока, на пункте управлени  элемент ИЛИ и блок контрол  каналов, программный блок, в каждом канале блок промежуточной пам ти, коммутатор , выход селектора импульсов подключен к первому входу блока промежуточной пам ти, первый выход которого подключен к соответствующему контрольному входу программного блока, информационные выходы блока промежуточной пам ти соединены с информационными входами коммутатора, выход которого подключен к соответствующему входу элемента ИЛИ, выход которого подключен к первому входу блока декодировани , второй выход которого соединен в каждом канале с вторым входом блока промежуточной пам ти и первым управл ющим входом программного блока, выходы которого подключены в каждом канале к первому управл ющему входу коммутатора и третьему входу блока промежуточной пам ти , первый выход синхронизатора подключен к четвертому входу блока промежуточной пам ти, второй, третий, четвертый и п тый выходы синхронизатора - соответственно к второму управл ющему входу программного блока, к второму управл ющему входу коммутатора каждого канала, первому входу блока контрол  каналов и в каждом канале - к второму входу селектора импульсов , третий выход синхронизатора соединен с вторым входом блок декодировани , гг вый выход которого подключен к второму входу блока контрол  каналов, выход которого соединен с вторым входом блока индикации . Программный блок пункта управлени  содержит триггер, элемент И, распределитель , элемент ИЛИ, выход триггера подключен к первому входу первого элемента И, выход которого подключен к входу распределител , выходы которого соединены с первыми входами вторых элементов И, выходы которых подключены к входам элемента ИЛИ, выход которого подключен к первому входу триггера, второй вход которого  вл етс  первым управл ющим входом программного блока, второй вход первого элемента - вторым управл ющим входом программного блока, вторые входы и выходы вторых элементов И  вл ютс  соответственно контрольными входами и выходами программного блока. Дл  увеличени  надежности работы устройства и снижени  его стоимости в устройстве на приемной стороне программный

блок, синхронизатор, блок декодировани  и блок контрол  каналов могут быть выполнены на основе микро-ЭВМ. При этом информационный вход микро-ЭВМ присоединен через интерфейс к выходу второго элемента ИЛИ, вход поиска канала с требованием опроса присоединен через интерфейс к выходам готовности блоков промежуточной пам ти, информационный выход микро-ЭВМ подключен через интерфейс к первому входу блока индикации, второй вход которого через интерфейс присоединен к выходу контрол  каналов микро-ЭВМ, управл ющий выход микро-ЭВМ подключен через интерфейс по адресу, соответствующему каждому каналу, к первому управл ющему входу коммутатора и к четвертому входу блока промежуточной пам ти, третий вход которой присоединен через интерфейс к выходу сброса микро-ЭВМ, первый временной выход микро-ЭВМ присоединен через интерфейс к второму входу селектора импульсов, второй - к второму входу блока промежуточной пам ти, а третий - к второму управл ю щему входу коммутатора.

На фиг. 1 приведена схема участка сети, на котором размещены контролируемые пункты и пункт управлени , соединенные между собой лини ми св зи; на фиг. 2 - структурна  схема контролируемого пункта (КП); на фиг. 3 - структурна  схема пункта управлени  (ПУ); на фиг. 4 - структурна  схема блока промежуточной пам ти; на фиг. 5 - структурна  схема программного блока; на фиг. 6 - структурна  схема пункта управлени , в котором применена микроЭВМ .

Устройство телесигнализации (фиг. 1) содержит контролируемые пункты 1 (КП) и один пункт 2 управлени  (ПУ), св занные между собой лини ми св зи Sj.-3g. Каждый КП состоит из собственного телемеханики КП (ТМ-КП) и выходного линейного блока 5 одинакового дл  всех КП. ПУ состоит из телемеханики 6 ПУ (ТМ-ПУ) и входных линейных блоков 7.

КП (фиг. 2) содержит блок 8 датчиков сигнализации, формирователь 9 телесигналов , блок 10 кодировани , блок 11 сравнени  блок 12 пам ти, счетчик 13 числа посылок, триггер 14, первый элемент 15 ИЛИ, формирователь 16 временных интервалов, выполненный в виде генератора случайных чисел (ГСЧ), второй элемент 17 ИЛИ, элемент 18 И, счетчик 19 контрольного времени.

ПУ (фиг. 3) содержит селектор 20 импульсов , синхронизатор 21, блоки 22 промежуточной пам ти, программный блок 23, коммутаторы 24, элемент 25 ИЛИ, блок 26 декодировани , блок 27 индикации, блок 28 контрол  каналов.

I

Блок промежуточной пам ти (фиг. 4) содержит распределитель 29 импульсов.

элементы 30 И, триггерь 31 пам ти, триггер 32 готовности, элемент 33 И.

Программный блок (фиг. 5) содержит распределитель 34 программного блока, элементы 35 И, элемент 36 ИЛИ, триггер 37 (пам ти времени коммутации), элемент 38 И. Пункт управлени  с применением микропроцессора (фиг. 6) включает в себ  блоки 7, 20, 22, 24, 27 и элемент 25 ИЛИ, а также микро-ЭВМ 2939, например «Электро0 ника-60, и интерфейс 40.

Устройство телесигнализации (фиг. 1) работает следующим образом.

Информаци  с КП 1 поступает на пункт 2 управлени  по лини м 3 св зи, причем в

с зависимости от конфигурации сети информаци  от КП может поступать по той или иной линии св зи.

На каждом КП (фиг. 2) информаци  о состо нии контролируемых объектов фиксируетс  датчиками сигнализации и поступает в формирователь телесигналов, который формирует соответствующий положению датчиков позиционный параллельный код.

С выхода формировател  9 параллельный код телесигнализации поступает в блок 10

5 кодировани , формирующий последовательную кодовую комбинацию. В соответствии с прин тым способом кодировани  в данном устройстве кодова  комбинаци  состоит из стартового импульса, кода адреса данного КП, кода телесигналов и защитных разр дов. Эта комбинаци  в определенные моменты времени передаетс  через выходной линейный блок 5 в канал св зи. Блок 5 представл ет собой одинаковые дл  всех КП последовательно включенные модул тор, передатчик тональной частоты (ПТЧ) и блок

5 присоедииени , согласующий выходные параметры ПТЧ с каналом св зи.

Блок 11 сравнени  срабатывает в момент изменени  состо ни  хот  бы одного из датQ чиков; при этом на первом входе блока 11, соединенном с выходом блока 12 пам ти, еще держитс  код предыдущего состо ни  блока 8 датчиков сигналов, а на второй вход уже поступает с формировател  телесигналов код нового состо ни  датчиков.

5 По сигналу с блока сравнени  сбрасываетс  в нуль счетчик 13 числа посылок, взводитс  в рабочее положение триггер 14 разрешени  передачи, через элемент 15 ИЛИ запускаетс  формирователь 16 временных интервалов - генератор случайных чисел (ГСЧ), а также через элемент 17 ИЛИ начинает работу блок 10 кодировани , выдава  через блок 5 первую посылку с данного КП в канал св зи. Втора  повторна  посылка с КП происходит в случайный момент вре

5 мени, сормированный ГСЧ, который через другой вход элемента 17 повторно запускает блок 10 кодировани . Повторные посылки информации с КП просчитываютс  счетчиком 13 числа посылок, поступа  на его счетный вход от ГСЧ через элемент 18 И. Они проход т -через элемент 18 И до тех пор, пока на другом входе этого элемента держитс  разрешающий сигнал от триггера 14 (разрешени  передачи), т.е. до момента окончани  счета счетчиком 13 заданного количества повторных посылок с КП, после чего триггер 14 сбрасываетс  в нуль. Выходной сигнал элемента 18 И через элемент 15 ИЛИ запускает ГСЧ 16 дл  выработки случайного момента времени, в который будет происходить очередна  посылка информации, ГСЧ может запускатьс  и дл  одноразовой посылки информации с КП при срабатывании счетчика 19 контрольного времени через элемент 15 ИЛИ, в результате чего с данной периодичностью контролируетс  работоспособность устройства телесигнализации . Таким образом, с каждого КП информаци  передаетс  либо при изменении состо ни  в блоке датчиков, либо при срабатывании счетчика контрольного времени. При изменении состо ни  в блоке датчиков на пункт управлени  передаетс  несколько посылок этой новой информации, причем перва  посылка идет сразу при изменении состо ни , последующие повторные посылки разнесены случайным образом на определенном временном интервале. Если же состоние в блоке датчиков не мен етс , то с КП регул рно по срабатыванию счетчика контрольного времени, но в случайные моменты , задаваемые ГСЧ, передаетс  по одному разу без повтора информаци  об установившемс  состо нии контролируемого оборудовани , служаща  на ПУ контролем исправности КП и канала св зи. Информаци  с КП через линию 3 св зи поступает в ПУ на установленные в каждом канале входные линейные блоки 7, согласую щие ПУ с каналом св зи и выдел ющие из сигнала тональной частоты последовательность пр моугольных импульсов, котора  поступает на вход селектора 20. На другой вход которого приход т от синхронизатора 21 тактовые импульсы частотой f. Отстройка идет по факту незаполнени  счетчика , подсчитывающего по счетному входу импульсы от синхронизатора 21 за врем  действи  входного пр моугольного импульса . Пр моугольные импульсы, длительность которых соизмерима с длительностью импульсов Сз кодовой комбинации, проход т по первому входу в блок 22, последовательно заполн   k разр дов этой пам ти. Заполнение пам ти происходит в реальном масщтабе времени в соответствии со скоростью прихода на ПУ кодовой комбинации. Врем  заполнени  пам ти равно времени длительности кодовой комбинации , где ts задаетс  синхронизатором 21, подключенным к второму входу блока 22. В результате через врем  t TKK от момента прихода на блок 22 первого импульса на информационном выходе блока 22 по вл етс  k-разр дный параллельный позиционный код, а на выходе готовности - сигнал, говор щий о готовности блока 22 к опросу. Выход готовности каждого блока 22 присоединен к соответствующему входу запроса на считывание в программном блоке 23. Этот блок, управл емый по одному из своих входов от синхронизатора частотой fonp. (в 10-50 раз превышающей частоту следовани  элементарных импульсов кодовой комбинации ), поочередно опрашивает блок 22 о готовности к декодированию. Найд  канал , по которому пришла информаци , блок 23 останавливаетс  на этом канале до момента окончани  декодировани  поступившей информации. Дл  этого по одному из управл ющих выходов блок 23 подключает коммутатор 24 данного канала, с помощью которого информаци , записанна  в блок 22 через элемент 25, поразр дно подаетс  дл  расшифровки в блок 26. Скорость переключени  блока 24 с разр да на разр д рав скорости работы блока 26 и определ етс  частотой , задаваемой синхронизатором 21. По окончании декодировани  верно прин та  комбинаци  поступает из блока 26 в блок 27, а со второго выхода блока 26 посылает сигнал на очистку пам ти данного канала и на другой управл ющий вход блока 23, в результате чего, блок 23 из режима сто ни  на данном канале переводитс  в режим поиска нового канала, по которому пришла информаци . Такой же сигнал посылаетс  со второго выхода блока 26 и в момент прин ти  решени  о забраковке сообщени , в этом случае врем  коммутации не  вл етс  четко фиксированной величиной, но его значение не превышает .. Блок 28 предназначен дл  периодического контрол  исправности устройства. Он выдает по каждому КП на блок 27 информацию о неисправности линии св зи или КП, если за врем  контрол  не поступило ни одной кодовой комбинации (аварийной или контрольной) с данного КП. Врем  контрол  задаетс  на блок 28 от синхронизатора 21, оно превышает врем , задаваемое на КП счетчиком 19 контрольного времени. Блок 22 (фиг. 4) может быть выполнен на интегральных микросхемах и состо ть из распределител  импульсов, элементов И и триггеров пам ти. Распределитель 29 импульсов запускаетс  по приходу от селектора 20 первого пр моугольного импульса и тактируетс  частотой fj, соответствующей длительности эле.ментарного импульса Тз кодовой комбинации и задаваемой по второму входу распределител  29 от синхронизатора 21. Выходные импульсы распределител  29 поочередно возникают на первом входе каждого из k элементов 30, по второму входу этих элементов проходит информационна  посылка от селектора 20. Она в свой такт проходит на вход установки в единицу (S-вход) соответствующего определенному разр ду кодовой комбинации одного из k триггеров 31, в результате чего на выходе блока 22 образуетс  k-разр дный параллельный позиционный код, готовый к расшифровке блоком 26. Импульс с последнего разр да распределител  29 перекидывает по входу установки в единицу (S-входу ) триггер 32 готовности блока 22.

Выход этого триггера, соответствующий готовности блока 22 к опросу, подключен к одному из входов блока 23.

По окончании декодировани  от блока 26 на блок 22 приходит сигнал, сбрасывающий по входу установки в нуль (R-вход) триггер 31 и 32. Сигнал очищает пам ть только данного блока 22, поскольку он приходит через элемент 33, на другом входе которого в это врем  присутствует сигнал с одного из выходов программного блока 23, соответствующего данному каналу, длительность этого сигнала равна Ткогл

Программный блок 23 может быть выполнен на интегральных микросхемах и состо ть (фиг. 5) из распределител  34 программного блока, элементов 36 ИЛИ и 35, 3)В И, а также триггера 37 (пам ти времени коммутации). В случае, когда ни один из блоков 22 не требует расщифровки, распределитель 34 программного блока с высокой частотой fonp, задаваемой синхронизатором 21, циклически пробегает все свои возможные состо ни  в поисках готового к декодированию блока 22. При этом распределитель 34 поочередно подает на первый вход элементов 35 свой выходной сигнал на врем  tonp. После по влени  сигнала о готовности какого-либо блока 22, поступающего на второй вход элемента 35, соответствующего этому блоку, и в момент по влени  сигнала от распределител  34 на первом входе этого элемента сигнал с его выхода через элемент 36 перекидывает по S-входу в единичное состо ние триггер 37. В результате чего этот триггер, присоединенный своим инверсным выходом к элементу 38, блокирует поступление сигнала от синхронизатора 21 на распределитель 34, и последний останавливаетс  на блоке 22 канала, по которому пришла информаци .

На выходе блока 23 по вл етс  сигнал на подключение коммутатора 24 данного канала . Блок 26 начинает расщифровку информации , записанной в блок 22. По окончании декодировани  сигнал с блока 26 сбрасывает триггер 37 в нуль и на его инверсном выходе по вл етс  потенциал, разрещающий прохождение тактовых импульсов через элемент 38 на распределитель 34,

который продолжает дальнейщий поиск блока 22, готового к опросу.

Синхронизатор 21 выдает сигналы п ти различных частот Гм, fonp, Гдк, f, fjoi со следующим соотнощением Сигналы самой высокой частоты поступают в блок 20 дл  отстройки от импульсных помех . Сигналы высокой частоты fonp поступают в блок 23 дл  поиска канала, по которому прищла информаци . Сигналы с частотой Гдк поступают на коммутатор 24 и блок 26, с их помощью проводитс  быстрое декодирование информации, прищедщей на блок 22. Сигналы с частотой fj поступают в блок 22 дл  приема сообщений в реальном масштабе времени, в темпе их поступлени . Эта частота равна частоте посылки элементарных импульсов кодовой комбинации с КП. Сигналы с частотой fjui поступают в блок 28, они задают врем  контрол  исправности работы КП и канала св зи.

0 В насто щее врем  намечаетс  тенденци  к оснащению ПУ микро-ЭВМ. Име  на ПУ микропроцессор, целесообразно функции, выполн емые блоками 26, 28, 23 и 21, возложить на микро-ЭВМ. Структурна  схема ПУ с установленной на нем микро-ЭВМ приведена на фиг. 6. Мнкро-ЭВМ 39, например «Электроника-60, выполн ет операции нахождени  готового к опросу блока 22, подключени  соответствующего ему коммутатора , подачи сигнала на индикацию, а

0 также функцию контрол  канала в соответствии с алгоритмом, данным при описании работы ПУ по фиг. 3. Св зь между указанными блоками и микро-ЭВМ осуществл етс  через специальный модуль сопр жени  - интерфейс 40.

Применение формировател  16 на КП, выполненного на основе генератора случайных чисел, позвол ет снизить врем  повтора при посылке сигналов с КП (и тем самым увеличити быстродействие устройства), а

р также уменьшить веро тность наложени  сигналов при приеме их на ПУ при больщом количестве КП, что повышает достоверность передачи информации.

Применение блока 22 по каждому каналу приводит к тому, что информаци , поступающа  по каком-либо каналу не сбиваетс  информацией и помехами, приход щими в это же врем  по другим каналам, что также повыщает достоверность передачи ин-формации .

Применение коммутаторов, поочередно подключающих через элемент ИЛИ блоки 22 к блоку 26 приводит к сокращению аппаратурных затрат по сравнению с тем случаем, когда блок 26 устанавливаетс  в каждом канале.

5 Использование микро-ЭВМ в дальнейщих разработках устройства позволит получить качества, свойственные системам на основе микро-ЭВМ, большую гибкость, меньШую стоимость, большую надежность и сокращение времени разработки устройства, т.е. повысит надежность и снизит стоимость устройства. Таким образом, предлагаемое изобретение позвол ет увеличить быстродействие, наGI дежность и достоверность при приеме информации , а также снизить аппаратурные затраты и стоимость устройства. Применение предлагаемого устройства повысит надежность в снабжении электроэнергией всех категорий потребителей распределительных сетей.

к.

н

|ь|

1 I

На 2

Фиг.

Риг.5

t

O)

cs

t

CN

«o

N i

e- V

«м CM

5) М

а

Claims (2)

1. УСТРОЙСТВО ТЕЛЕСИГНАЛИЗАЦИИ, содержащее на каждом контролируемом пункте блок датчиков сигнализации, выходы которого подключены к соответствующим входам формирователя телесигналов, выход которого соединен с входами блока кодирования, блока сравнения и блока памяти, выход блока памяти подключен к второму входу блока сравнения, выход которого подключен к первому входу первого элемента ИЛИ, выход счетчика контрольного времени подключен к второму входу первого элемента ИЛИ, выход формирователя временных интервалов соединен с первым входом элемента И, выход которого подключен к первому входу счетчика числа посылок, выход которого соединен с первым входом триггера, выход которого подключен к второму входу элемента И, линейный блок, выход которого подключен к линии связи, на пункте управления — в каждом канале селектор импульсов, через линейный блок подключенный к соответствующей линии связи, блок декодирования, первый выход которого подключен к первому входу блока индикации, синхронизатор, отличающееся тем, что, с целью повышения информативности и достоверности передачи информации, в устройство введены на каждом контролируемом пункте второй элемент ИЛИ, формирователь временных интервалов выполнен в виде генератора случайных чисел, выход блока сравнения подключен к вторым входам счетчика числа посылок и триггера и к первому входу второго элемента ИЛИ, выход элемента И соединен с третьим входом первого элемента ИЛИ, выход которого через формирователь временных интервалов подключен к второму входу второго элемента ИЛИ, выход которого подключен к второму входу блока кодирования, выход которого соединен с входом линейного блока, на пункте управления — элемент ИЛИ и блок контроля каналов, программный блок, в каждом канале блок промежуточной памяти, коммутатор, выход селектора импульсов подключен к первому входу блока промежуточной памяти, первый выход которого подключен к соответствующему контрольному входу программного блока, информационные выходы блока промежуточной памяти соединены с информационными входами коммутатора, выход которого подключен к соответствующему входу элемента ИЛИ, выход которого подключен к первому входу блока декодирования*второй выход которого соединен в каждом канале с вторым входом блока промежуточной памяти и первым управляющим входом программного блока, выходы которого подключены в каждом канале к первому управляющему входу коммутатора и третьему входу блока промежуточной памяти, первый выход синхронизатора подключен к четвертому входу блока промежуточной памяти, второй, третий, четвертый и пятый выходы синхронизатора — соответственно к второму управляющему входу программного блока, к второму управляющему входу коммутатора каждого канала, первому входу блока контроля каналов и в каждом канале — к второму входу селектора импульсов, третий выход синхронизатора соединен с вторым входом бло- >

ка декодирования, первый выход которого подключен к второму входу блока контроля каналов, выход которого соединен с вторым входом блока индикации.

2. Устройство по π. 1, отличающееся тем, что программный блок пункта управления содержит триггер, элементы И, распределитель, элемент ИЛИ, выход триггера подключен к первому входу первого элемента И, выход которого подключен к входу распределителя, выходы которого соединены с пер выми входами вторых элементов И, выходы которых подключены к входам элемента ИЛИ, выход которого подключен к первому входу триггера, второй вход которого является первым управляющим входом программного блока, второй вход первого элемента И — вторым управляющим входом программного блока, вторые входы и выходы вторых элементов И являются соответственно контрольными входами и выходами программного блока.