;114530 тий его входы св заны с выходом сумматора и выходом источника опорного напр жени соответственно, выход третьего преобразовател код-напр жение подключен к третьему входу второго преобразовател код-напр жение и 5 и к первому выходу первого преобразовател код-напр жение, второй выход последнего подключен к п тому входу масштабно-суммирующего преобразовател , шестой вход которого подключен к выходу второго преобразовател .
Изобретение относитс к электроизмерительной технике и может быть 1|спользовано дл измерени симметричных составл ющих первой или высшей гармоник напр жений или токов трехфазной сети. Известно устройство дл измерени симметричных составл ющих напр жений трехфазной сети, которое содержит каскадно подключенные к входным шинам масштабно-суь чирующий преобра зователь, переключатель, ключи, пре образователь код - напр жение, преобразователь напр жение - код, а та же умножитель частоты, блок индикации , блок формировани констант, сумматор, счетчик, регистр, вычисли тельное устройство, логические схемы С1J Недостатком этого устройства вл етс низка точность, котора обу словлена погрешност ми ключей и пре образовател код - напр жение. Известно также устройство дл ий мерени симметрических составл ющих трехфазной сети, содержащее .масштаб но-суммирующий преобразователь, подключенный через переключатель к информационному входу блока вьщелени ортогональных составл нщих, содержащему первый ключ, вход которог вл етс информационным входом блок выделени ортогональных составл ющи а выход подключен к первому входу преобразовател код-напр жени , выход которого св зан с входом блока усреднени , при этом четыре входа масштабно-суммирующего преобразовател подключены соответственно к фа зам сети, причем первый вход мастта но-суммирукпцего преобразовател через умножитель настоты св зан с входом синхронизации блока управлени , первый выход которого подключен к первому входу сумматора, второй вход которого св зан с выходом первого запоминающего устройства, первый вход которого св зан с третьим выходом блока управлени , а выход сумматора соединен с вторым входом первого запоминающего устройства соответственно, выход сумматора подключен к третьему вхбду второго запоминающего устройства, выход которого св зан с вторым входом преобразовател код - напр жение, третий вход которого св зан с шестым выходом блока управлени , седьмой выход последнего св зан с управл ющим входом первого ключа С23. Недостатком известного устройства вл етс низка точность, котора обусловлена погрешност ми блока выделени ортогональных составл ющих и погрешност ми аналогового регистрирующего устройства. Цел{ изобретени - повьш1ение точности . Поставленна цель достигаетс тем, что в устройстве дл измерени симметричных составл ющихтрехфазной сети содержащее масштабно-суммирующий преобразователь, подключенньй через переключатель к информационному входу блока выделени ортогональны составл ющих , содержащего первый ключ, вход которого вл етс информационным, входом блока вьщелени ортогональных составл ющих, а выход подключен к первому входу преобразовател код напр жение , выход которого подключен к первому входу второго ключа, выход которого св зан с входом блока усреднени , при этом четыре входа масштабно-суммирующего преобразовател подключены соответственно к фазам сети. причем первый вход масштабно-суммирующего преобразовател через умно-, житель частоты св зан с входом синхр . низации блока управлени , первый вы ход которого подключен к первому вхо ду блока индикации, второй выход через пульт управлени подключен к первому входу сумматора, второй вход которого св зан с выходом первого запоминающего устройства, первый вхо которого св зан с третьим выходом блока управлени , а выход сумматора соединен с вторым входом первого запоминающего устройства, четвертый и п тый выходы блока управлени подключены к первому и второму входам второго запоминающего устройства соответственно , выход сумматора подключен к третьему входу второго запо минакицего устройства, выход которого св зан с вторым входом преобразовател код - напр жение, третий вход которого св зан с шестым выходом блока управлени , седьмой выход последнего св зан с управл юпщм входом первого ключа, дополнительно введены три преобразовател код напр жение , блок определени приращени и блок пороговых элементов, вход которого подключен к выходу блока усреднени , а выход св зан с первым входом блока определени прира щений, подключенного вторым и третьим входами к восьмому и дев тому выходам блока управлени соответственно , при этом выход блока определени прирап5ений св зан с первым входам сумматора, выход второго запоминающего устройства подключен к пер вым входам первого и второго преобразователей код - напр жениесоответственно , вторые входы упом нутых преобразователей также соответственно подключены к дес тому и одиннадцатому выходам блока управлени , три надцатый вькод которого св зан с пер вым входом третьего преобразовател код - напр жение, а второй и третий его входы св заны с выходом сумматора, и выходом источника опорного напр жени соответственно , выход третьего преобразовател код - напр жение подключен к третьему входу второго преобразовател код напр жение и к первому выходу первого преобразовател код - иапр л(ёние , второй выход последнего подключен к п тому входу масштабносуммирующего преобразовател , шестой вход котброго подключен к выходу второго преобразовател . На чертеже приведена функциональна схема предлагаемого устройства дл измерени симметричных составл ющих трехфазной сети. К входным шинам А, В, С каскадно подключены масштабно-суммирующий преобразователь 1, переключатель 2, блок 3 вьщелени ортогональных составл ющих , в который вход т ключи 4 и 5, преобразователь 6 код - напр жение , блок 7 усреднени , а также блок 8 пороговых элементов и блок 9 определени приращений. Выходы пульта 10 управлени и блока 9 объединены и подключены к первопу входу сумматора 11, второй вход которого соединен с выходом запоминающего устройства 12. Выход сумматора 11 соединен с входами запоминающего устройства 12, блока 13 индикации, преобразовател 14 код-напр жение и посто нного запоминающего устройства 15, выход которого присоединен к входам преобразовател 16 и 17 код-напр жение и к выходам блока 3, а именно к входам преобразовател 6. Вход преобразовател 14 подключен к блоку опорного напр жени 20, а выход преобразовател 14 через преобразователи 16 и 17 св зан с дополнительными входами масштабно-суммирующего преобразовател 1. Входна шина А через умножитель частоты 18 подключена к входу синхронизации блока t9 управлени , выходы которого св заны с управл ющими входами преобразовател 14, 16 и 17 посто нногЬ запоминающего устройства 15, запоминакнцего устройства 12, блока индикации 13, пульта 10 управлени , блока 9 определени приращени и блока 3 выделени ортогональных составл кмцих. Принцип действи устройства заключаетс в следукнцем. При помощи преобразователей 14, 16 и 17 создаетс система опорных квадратурных напр жений Й, Uj с управл емой начальной фазой V и амплитудой Ад. Эта система напр жений в масштабно-суммирующем преобразователе 1 суммируетс с исходной системой трехфазных напр жений ид,ид,ис. При помощи блока 3 выделени ортогональных составл ющих определ ютс величины а и 4bg , соответствующие косинусной и синусной составл ющим разности измер емого напр жени симметрич ной последовательности U и опорного напр жени U, знак величины и db. ЛЗд И dbj используетс дл управ лени изменением начальной фазы и амплитуды Ад системы опорных напр жений . Когда устройство находитс в установившемс режиме, начальна фаза и амплитуда напр жени U соответствуют начальной фазе и амплитуде измер емого напр жени V, С входных шин на входы преобразо вател 1 поступают напр жени ид, и„, Uj, ас выходов преобразователе 16 и 17 - напр жени UQ, Ug соответ ственно. Эти напр жени в преобразователе 1 суммируютс с определенными весовыми коэффициентами. Выходные напр жени преобразовател 1 равны: ( и -fUgH-Ue) - 7 и;; и. ( ид-4и,-4-и,)-4-и1; ( и, 4 2 УЗ (и, - и,) - Ц (и UB 2 т При помощи переключател 2 выбир етс режим работы устройства: измер ние нулевой, пр мой или обратной последовательности, при этом на. входы блока 3 вьщелени ортогональ .ньрс составл к дих, а именно на входы ключей 4, подаютс напр жени пр мой последовательности; Uj и U при изменении напр жени обратной последовательности; U и О при изме рении напр жени нулевой последовательности . Выходные импульсы умножител частоты 18 поступают на вход синхро низации блока 19 управлени . После каждого п-го импульса умножител частоты п 0,1..., N-1 блок 19 вырабатывает сигнал на управл ннций вход пульта 10. При этом с выхода пульта 10 считываетс код К номера измер емой гармоники, который посту пает на первый вход сумматора 11. Одновременно блок 19 формирует адрес чейки устройства 12, в кото рой хранитс код q|,, соответствующий текущему значению угла сдвига фазы опорных сигналов. Этот код в 56 водитс на второй вход сумматора 11. Коды q и К суммируютс в сумматоре 11, а их сумма выводитс на выход сумматора 11 и заноситс в ту же чей чёйку устройства 12. Одновременно этот код поступает на адресные шины посто нного запоминающега устройства 15, с выхода которого можно „ .27f коды q : cos 27Г 2.S - q ; -cos---q в зависимое ти от сочетани сигналов на управл ющих входах устройства 15, которые св заны с блоком 19. После п-го импульса умножител частоты 18 код q равен mod(nK + где Чо - исходное значение кода q в момент начала периода напр жени . Выходные коды устройства 15 занос тс в преобразователи 16 и 17, а в блоке 3 - в преобразователь 6. При этом в преобразователь 16 занос тс коды sin . q, в преобразователь 17 - коды cos-2It- в преобразователь 6 при п 0, 4, 8,..., N-4 код sin If- о.при п 1,5, 9,..., q, при N-3 - код ,2, 6, 10, . .., N-2 - код cos- q ,при п 3, 7, 11,...,N-1 код sin .q . Занесение кодов в преобразователи 16, 17 и 6 и управление устройством 15 осуществл етс сигналами на соответствующих выходах блока 19, подключенных к этим узлам. Блок 3 вьщелени ортогональных составл ющих из напр жений Ug , формирует на входах напр жени ь Ц, ,. aU+ b (3) где bj, синусные, ag , ag . - косинусные ортогональные составл ющие напр жений Ug, Ug соответственно. Выделение составл нидих bg., а,,, aj. осуществл етс путем интегрировани за период произведений напр жений и , Ц с и опорных сигналов, л которые в виде кодов sin- Яр cos - q поступают на вхоДы блока 3. При этом умножение реализуетс при помощи преобразовател 6 код напр жение , а интегрирование - блоком усреднени 7, и при помощи ключей 4 и 5 осуществл етс разде-, ление во времени выполнени операций умножени в преобразователе 6. Синхронизаци работы блока 3 осуществл етс блоком 19 путем подачи на управл ющие входы кличей 4 и 5 сигналов . При помощи блока 8 пороговых эле ментов определ етс пол рность напр жени Abj и 4 а5 в конце периода . Выходные сигналы блока 8 посту пают в блок 9 определени приращений , который формирует коды +1 или -1 в зависимости от того, отрицател на или положительна пол рность напр жени Ь5;,или конце перн ода блок 19 форШрует сигналы, кото рые поступают на управл ющие входы блока 9 и запоминающего устройства 12. При этом на первый вход сумматора 11 из блока 9 поступают коды приращени угла сдвига фазы опорных сигналов дЧд и амплитуды опорных сигналов лА , которые суммируютс с содержимым соответствующих чеек. в которых хран тс коды q и Ад, устройства 12. Одновременно новое значение амплитуды опорных сигналов AJJ заноситс в преобразователь 14 код - напр жение. Затем начинаетс новый цикл работы устройства. Указанна последовательность взаимодействи между блоками устрой ства продолжаетс до тех пор, пока оно не перейдет р аботать в установившемс режиме, при котором после каждого периода мен етс пол рность напр жений л а на выходе блока 3. Учитыва , что в каждом шаге велии 4b.. измен ютс очень чины мало (на величину кванта), в устано4 а ц..О Ьс вившемс режиме аа 9 к что возможно только в том случае, если напр жени К -и гармоники на выходах блока 3 равны 0. Последнее возможно только тогда, когда напр жение Uj совпадает по амплитуде и фазе с измер емой К-й гармоникой S-й последовательности . Результат измерени в виде амплитуды и угла сдвига фазы заноситс в блок 13 индикации в момент передачи кодов АО и q (при п 0) с выхода сумматора 11 в преобразователь t4 или устройство 15, соответственно по сигналу, поступающему на управл ющий вход блока 13 из блока 19. Точность предложенного устройства полностью определ етс точностью преобразователей 1, 14, 16 и 17, котора может быть не менее 0,0050 ,01%. Погрешности других узлов устройства , например блоков 3 и 8, не вли ют на результат измерени , так как они используютс не дл получени измерительной информации, а только как нуль-индикаторы4 Таким образом, предлагаемое устройство по сравнению с прототипом позвол ет на пор док повысить точность измерени симметричных составл кнцих .
«С5 «О