SU1144122A1

SU1144122A1 - Operational amplifier

Info

Publication number: SU1144122A1
Application number: SU833569699A
Authority: SU
Inventors: Владимир Анатольевич Кешишьян; Анатолий Александрович Прокопенко
Original assignee: Минский радиотехнический институт
Priority date: 1983-03-30
Filing date: 1983-03-30
Publication date: 1985-03-07

Abstract

.РЕШАЩИЙ УСИЛИТЕЛЬ, содержащий операционньй усилитель, мостовой ключ, н одну диагональ которого включен накопительный конденсатор , а друга диагональ включена мезкду входом решающего усилител и инвертирующим входом операционного усилител , нёинвертирующий вход которого подключен к шине нулевого потенциала, а выход вл етс выходом решающего усилител , второй накопительный конденсатор и генератор импульсов, о т л ичающийс тем, что, с целью расширени класса выполн емых математических операций, в него введены второй мостовой ключ, два триггера, два элемента И и два элемента ИЛИ, причем второй накопительный конденсатор включен в одну из диагоналей второго мостового ключа, втора диагональ котороговключена между инвертирующим входом и выходом операционного усилител , входы триггеров вл ютс входами управлени режимом работы решающего усилител , первые выходы первого и второго триггеров подключены к первьм входам соответственно первого и второго элементов И, вторые выходы первого и второго триггеров соединейы с e первыми входами соответственно первого и второго элементов ИЛИ, вторые входы которых соединены с первьм выходом генератора импульсов , вторым выходом соединенного с вторыми входами первого и второго элементов И, управл ющие входы ключей противоположных сторон йервого мостового ключа подключены попарно к выходам соответственно первого элемента И и первого элемента ИЛИ, а управл ющие входы 1ч9 ключей противоположньпс сторон втоto рого мостового ключа подключены попарно к выходам соответственно второго элемента И и второго элемента ИЛИ.A SOLUTION AMPLIFIER, containing an operational amplifier, a bridge key, one diagonal of which includes a storage capacitor, and another diagonal is connected to the bridge of the decision amplifier and the inverting input of the operational amplifier, the non-inverting input of which is connected to the zero potential bus, and the output is the output of the decision amplifier, the second storage capacitor and pulse generator, which is based on the fact that, in order to expand the class of mathematical operations performed, the second bridge to the There are two triggers, two AND elements and two OR elements, the second storage capacitor is included in one of the diagonals of the second bridge switch, the second diagonal of which is connected between the inverting input and the output of the operational amplifier, the trigger inputs are the inputs of the operation of the decisive amplifier, the first outputs The first and second triggers are connected to the first inputs, respectively, of the first and second elements, And, the second outputs of the first and second triggers of the connection with the first inputs, respectively, of the first o and the second element OR, the second inputs of which are connected to the first output of the pulse generator, the second output connected to the second inputs of the first and second elements AND, the control inputs of the keys of opposite sides of the bridge key are connected in pairs to the outputs of the first element AND and the first element OR, respectively, and the control inputs 1 to 9 of the keys of the opposite sides of the second bridge key are connected in pairs to the outputs of the second AND element and the second OR element, respectively.

Description

« Изобретение относитс к автоматике и вычислительной технике и может быть использовано в различны устройствах дл выполнени операций интегрировани , дифференцировани или усилени аналоговых сигналов . Известен интегратор, содержащий операционный усилитель, в цепи обратной св зи которого включен конденсатор , а на инвертирующем входе резистор П. Недостатками данного интеЬратора вл ютс невозможность выполне|ни операций дифференцировани или Iусилени аналоговых сигналов, а также практически невозможность |Интегрального изготовлени по единой МОП-технологии. Наиболее близким по технической сущности кизобретению вл етс интегратор, содержащий операционнь усилитель, вь1ход которого соединен с инвертирующим входом Лосредством конденсатора, а вход устройства соединен с инвертирующим входом оп рационного усилител посредством чейки коммутирующего конденсатора причем управление коммутаторами-кл чами последней осуществл етс от генератора, имеющего два импульсных противофазных выхода, с кото;рых на управл ющие входы ключевых элементов подаютс импульсные напр жени 2 . Однако недостатком известного интегратора вл етс невозможность выполнени операций дифференцировани или усилени сигналов. . Цель изобретени - расширение класса выполн емых математических операций. Дл достижени цели в решающий усилитель, содержащий операционньй усилитель, первый мостовой ключ, в одну диагональ которого включен первый накопительньй конденсатор , а друга диагональ включена между входом решающего усилител и инвертирующим входом операЦионного усилител , неинвертирующий вход которого подключен к шине нулевого потенциала, а выход вл етс выходом решающего усилител , второй накопительный конденсатор и генератор импульсов, введены второй мостовой ключ, два триггера, два элемента И и два элемента ИЛИ, 22 причем второй накопительный конденсатор включен в одну из диагоналей второго мостового ключа, втора диагональ которого включена между инвертирующим входом и выходом операционного усилител , входы триггеров вл ютс входами управлени режимом работы решающего усилител , первые выходы первого и второго триггеров подключены к первым входам соответственно первого и второго элементов И, вторые выходы первого и второго триггеров соединены с первыми входами соответственно первого и второго элементов ИЛИ, вторые входы которых соединены с первым выходом генератора импульсов, вторым выходом соединенного с вторыми входами первого и второго элементов И, управл ющие входы ключей противоположных сторон первого мостового ключа подключены попарно к вькодам соответственно первого элемента И и первого элемента ИЛИ, а управл ющие входы ключей противоположных сторон второго мостового ключа подключены попарно к выходам соответственно второго элемента И и второго элемента ИЛИ. Это позвол ет расширить класс математических операций путем выполнени , кроме операции интегрировани , операций дифференцировани или усилени аналоговых сигналов, причем отсутствие в решающем усилителе резистивных элементов приводит к возможности интегрального изготовлени всей схемы в едином кристалле, использу МОП-технологию. На фиг.1 приведена схема решающего усилител ; на фиг.2 - временна диаграмма, по сн юща его работу . Решающий усилитель содержит вход 1 дл подключени источника сигналов, операционньй усилитель 2, первый мостовой ключ 3 с первым накопительным конденсатором 4, состо вдай из первого 5 и второго 6 ключей первой пары ключевьк элементов и первого 7 и второго 8 ключей второй пары ключевых элементов ключи 9-12, образующие второй мостовой ключ 13, второй накопительный конденсатор 14, включенный в диагональ второго мостового 13. Кроме того, решающий усилитель содержит первый 15 и второй 16 элементы И и первый 17 и второй 18 элементы ИЛИ, а также первый триггер 19-с первым 20 и вторым 21 выхо дами, второй триггер 22 с первым 23 и вторым 24 выходами. Внешние управл ющие сигналы подаютс на входы 25 и 26, Генератор 27 импульсов имеет первьй 28 и второй 29 выходы Решающий усилитель работает следующим образом. Дл осуществлени режима интегрировани входного аналогового сигнала , поступающего на вход 1 решающего усилител , первьй мостовой ключ 3 с конденсатором 4 должен работать в режиме переключени , в этом случае он эквивалентен частотно-независимому элементу - резистору с номиналом R г- где Т период следовани импульсов с выхода генератора 27; С/| - емкость коммутируемого конденсатора 4. Дополнительньй мостовой ключ 13 с конден сатором 14 при этом должен соответствовать частотно-зависимому емкостному элементу. Дл этого необходимо , чтобы ключи 10 и 11 бьши в открытом состо нии, а ключи 9 и 12 - в закрытом. Чтобы обеспечить такой режим работы дл основного 3 и дополнительного 13 мостовых ключей , на вход 25 второго триггера.2 . подают управл ющий сигнал, устанавливающий на его первом выходе 23 :нулевой потенциал, а на втором его выходе 24 - высокий потенциал (фиг.2в), а на вход 26 первого триггера 19 подают управл ющий сигнал , устанавливающий на его первом выходе 20 высокий потенциал, а на втором его выходе 21 - низкий потенциал (фиг.2а). При указанном состо нии триггеров 19 и 22 на входы второго элемента РШИ 18 поступают сигналы: первьй - сигнал высокого уровн с выхода 24 триггера 22, второй - сери импульсов с выхода 29 генератора 27, в результате чего на выходе элемента ИЛИ 1 всегда высокий потенциал (фиг.2(1), которьй поддерживает ключи 10 и 11 в открытом состо нии. Б то же врем на входы второго элемента И 16 также поступают два сигнала: первый - сигнал с первого вы22 23 триггера 22, имеющий низкий уровень, второй - сери импульсов с выхода 28 генератора 27, в результате чего на выходе элемента И 16 сигнал отсутствует и ключи 9 и 12 мостового ключа 13 наход тс в закрытом состо нии (фиг.2{). Таким образом, ключи 9-12 включены так, что в цепи обратной св зи операционного усилител 2 посто нно включен конденсатор 14. В это же врем мостовой ключ 3 с конденсатором 4 работает в режиме переключени . Этот режим обеспечиваетс тем, что на выходах первого элемента ИЛИ 17 и первого элемента И 15 наход тс соответственно серии импульсов, сдвинутых на период (фиг.2а), так как на первьй вход элемента И 15 поступает разрешающий высокий уровень с выхода 20 триггера 19, а на второй вход элемента И 15 - сери импульсов с. вь1хода 29 генератора 27, котора и оказываетс на выходе элемента И 15. Па первьй вход первого элемента ИЛИ 17 подаетс низкий уровень напр жени с выхода 21 триггера 19, а на второй вход элеменга ИЛИ 17сери импульсов с выхода 29 генератора 27, поэтому на выходе эле- . мента ИЛИ 17 будет также сери импульсов, в результате чего ключи 6 и 7 периодически включаютс ,причем последние включаютс в противофазе с ключами 5 и 8. Таким образом , при указанном состо нии триггеров 19 и 22 (фиг.2а) мостовой ключ 13 подключает в цепь ОС операционного усилител конденсатор 14, а мостовой ключ 3 с конденсатором 4 соответствует частотно-независимому элементу - резистору и, следовательно, в этом режиме имеет классическзто схему интегратора на операционном усилителе . Дл обеспечени режима дифференцировани необходимо помен ть режим работы основного 3 и дополнительного 13 мостовых ключей. Это достигаетс подачей соответствующих управл ющих сигналов на входы 25 и 26 (фиг.2с). Принцип действи аналогичен вышеуказанному . Дл обеспечени режима усилени аналоговых сигналов оба мостовыхThe invention relates to automation and computing and can be used in various devices for performing integration, differentiation or amplification of analog signals. The integrator is known, which contains an operational amplifier, in the feedback circuit of which a capacitor is turned on, and a resistor P. is connected to the inverting input. The disadvantages of this integrator are the inability to perform differentiation or I-amplification of analog signals, as well as the impossibility of | Integral manufacturing in a single MOS technology. The closest to the technical essence of the invention is the integrator, which contains an operational amplifier, whose input is connected to the inverting input by means of a capacitor, and the device input is connected to the inverting input of the operating amplifier by means of a switching capacitor cell and the control of switches-switches of the latter is carried out from a generator having two pulsed anti-phase outputs from which the pulse voltages 2 are supplied to the control inputs of the key elements. However, a disadvantage of a known integrator is the impossibility of performing differentiation or amplification of signals. . The purpose of the invention is to expand the class of mathematical operations performed. To achieve the goal, the decisive amplifier contains an operational amplifier, the first bridge switch, in one diagonal of which the first storage capacitor is connected, and the other diagonal is connected between the input of the decisive amplifier and the inverting input of the operational amplifier, the non-inverting input of which is connected to the bus of zero potential, and the output the output of the decision amplifier, the second storage capacitor and the pulse generator, the second bridge switch, two triggers, two AND elements and two OR elements, 22 and t A storage capacitor is included in one of the diagonals of the second bridge switch, the second diagonal of which is connected between the inverting input and the output of the operational amplifier, the trigger inputs are control input for the solver amplifier, the first outputs of the first and second triggers are connected to the first inputs of the first and second elements And, the second outputs of the first and second triggers are connected to the first inputs of the first and second OR elements, respectively, the second inputs of which are connected to the first The output of the pulse generator, the second output connected to the second inputs of the first and second elements AND, the control inputs of keys on opposite sides of the first bridge key are connected in pairs to the codes of the first AND element and the first element OR, respectively, and the control inputs of keys on opposite sides of the second bridge key are connected in pairs to the outputs of the second element AND and the second element OR, respectively. This allows you to extend the class of mathematical operations by performing, in addition to the integration operation, differentiation operations or amplification of analog signals, and the absence of resistive elements in the decisive amplifier leads to the possibility of integral manufacturing of the entire circuit in a single chip using MOS technology. Figure 1 shows a diagram of the decisive amplifier; Fig. 2 is a timing diagram explaining its operation. The decisive amplifier contains input 1 for connecting a signal source, an operational amplifier 2, the first bridge switch 3 with the first storage capacitor 4, consists of the first 5 and second 6 keys of the first pair of keys and the first 7 and second keys of the second pair of key elements 9 -12, forming the second bridge key 13, the second storage capacitor 14 included in the diagonal of the second bridge 13. In addition, the decisive amplifier contains the first 15 and second 16 elements And the first 17 and second 18 elements OR, as well as the first trigger 19 with the first 20 and second 21 outputs, the second trigger 22 with the first 23 and second 24 outputs. External control signals are fed to inputs 25 and 26, Pulse generator 27 has first 28 and second 29 outputs. The decisive amplifier works as follows. To implement the integration mode of the input analog signal input to input 1 of the decisive amplifier, the first bridge switch 3 with capacitor 4 must operate in switching mode, in this case it is equivalent to a frequency-independent element — a resistor with a rating of R g - where T is the pulse period c generator output 27; C / | - the capacitance of the switched capacitor 4. The additional bridge switch 13 with the condenser 14 must correspond to the frequency-dependent capacitive element. To do this, it is necessary that the keys 10 and 11 be in the open state, and the keys 9 and 12 in the closed state. To provide such a mode of operation for the primary 3 and additional 13 bridge keys, to the input 25 of the second trigger. a control signal is supplied that sets a zero potential at its first output 23, and a high potential at its second output 24 (Fig. 2c), and a control signal at its first output input 26 that sets a high potential at its first output 20 , and at its second output 21 - low potential (fig.2a). In this state of the flip-flops 19 and 22, the inputs of the second element of the RSHI 18 receive signals: first - a high level signal from the output 24 of the trigger 22, the second - a series of pulses from the output 29 of the generator 27, with the result that the output element OR 1 is always high potential ( Fig. 2 (1), which maintains the keys 10 and 11 in the open state. At the same time, two signals also go to the inputs of the second element AND 16: the first is the signal from the first trigger 23, which has a low level, the second is a series pulses from the output 28 of the generator 27, resulting in the output element The signal AND 16 is absent and the keys 9 and 12 of the bridge key 13 are in the closed state (Fig. 2 {). Thus, the keys 9-12 are switched on so that in the feedback circuit of the operational amplifier 2 the capacitor 14 is constantly switched on At the same time, the bridge switch 3 with the capacitor 4 operates in the switching mode. This mode is ensured by the fact that at the outputs of the first element OR 17 and the first element AND 15 there are respectively a series of pulses shifted by a period (Fig. 2a), since At the first input of the element And 15 comes a high resolution from the output 20 trigger 19, and the second input element And 15 - a series of pulses with. Output 29 of generator 27, which is at the output of element AND 15. Pa the first input of the first element OR 17 is supplied with a low voltage level from the output 21 of the flip-flop 19, and to the second input of the element OR 17 series of pulses from the output 29 of the generator 27, therefore at the output of the elec -. OR 17 will also be a series of pulses, as a result of which the keys 6 and 7 are periodically turned on, the latter being turned on in antiphase with the keys 5 and 8. Thus, at the indicated condition of the triggers 19 and 22 (Fig. 2a), the bridge key 13 connects to The OS chain of the operational amplifier is capacitor 14, and the bridge switch 3 with capacitor 4 corresponds to a frequency-independent element - a resistor and, therefore, in this mode has the classical integrator circuit on the operational amplifier. To ensure the differentiation mode, it is necessary to change the mode of operation of the main 3 and additional 13 bridge keys. This is achieved by supplying the appropriate control signals to the inputs 25 and 26 (Fig. 2c). The principle of operation is similar to the above. To provide analog gain, both bridging

ключа 3 и 13 работают в режиме переключени , что эквивалентно включению на инвертирующем входе и в цепи обратной св зи ОУ соответствующих резисторов с номиналамиswitches 3 and 13 operate in a switching mode, which is equivalent to switching on the inverting input and in the feedback circuit of the shelter of the corresponding resistors with nominal values

Т ТT T

isr- и , где C,/t - емкость коммуt ,. ц.isr- and, where C, / t is the capacity of comm,. c.

тируемого конденсатора 14.capacitor 14.

Чтобы обеспечить этот режим, необходимо на входы 25 и 26 подавать сигналы, при которых на первом выходе 20 триггера 19 находитс высокий потенциал, на его втором выходе 21 - низкий (фиг.28), на первом выходе 23 триггера 22 также высокийTo provide this mode, it is necessary to send signals to inputs 25 and 26, at which the first potential 20 of the flip-flop 19 holds a high potential, its second output 21 is low (FIG. 28), the first output 23 of the flip-flop 22 is also high

потенциал, на его втором выходе 24 низкий (фиг.2б).the potential at its second output 24 is low (figb).

Таким образом, технико-экономические преимущества предлагаемого устройства по сравнению с базовьм объектом 13 заключаютс в том, что предложенна структура позвол ет .перестраивать режим работы решающего усилител , обеспечива соответственно режим интегрировани , дифференцировани и усилени аналоговых сигналов. Поэтому предлагаемое устройство значительно расширит класс решаемых математических операций с всзможностью его интегрального исполнени по единой МОП-технологии.Thus, the technical and economic advantages of the proposed device as compared with the base object 13 consist in the fact that the proposed structure makes it possible to rearrange the operation mode of the decoupling amplifier, respectively, providing an integration mode, differentiation and amplification of analog signals. Therefore, the proposed device will significantly expand the class of solved mathematical operations with the possibility of its integral execution according to a single MOS technology.

ii

ггyy

77

fSfS

2929

Ш Слez/fft/poSffffi/W Slaz / fft / poSffffi /

I ff((pe/ e tfi/pc ff fI ff ((pe / e tfi / pc ff f

I I

aa

Ф1/г.2F1 / g.2

t/cc//fe /jf оt / cc // fe / jf o

Claims

A SOLUTION AMPLIFIER containing an operational amplifier, the first bridge key, in one diagonal of which a storage capacitor is connected, and the other diagonal is connected between the input of the decision amplifier and the inverting input of the operational amplifier, the non-inverting input of which is connected to the zero potential bus, and the output is the output of the decision amplifier storage capacitor and pulse generator, characterized in that, in order to expand the class of mathematical operations performed, a second bridge circuit is introduced into it h, two triggers, two AND elements, and two OR elements, the second storage capacitor included in one of the diagonals of the second bridge key, the second diagonal of which is connected between the inverting input and the output of the operational amplifier, the trigger inputs are inputs for controlling the operation mode of the resolving amplifier, the first the outputs of the first and second triggers are connected to the first inputs of the first and second elements And, respectively, the second outputs of the first and second triggers are connected to the first inputs of the first and second, respectively of the first OR element, the second inputs of which are connected to the first output of the pulse generator, the second output connected to the second inputs of the first and second AND elements, the key control inputs of the opposite sides of the First bridge key are connected in pairs to the outputs of the first AND element and the first OR element, respectively, and the control inputs keys of the opposite sides of the second bridge key are connected in pairs to the outputs of the second AND element and the second OR element, respectively.

1 . 1