SU1141393A1 - Устройство дл ввода информации - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее шифратор, логический блок и клавиатуру, выходы первой и второй групп которой соединены соответственно с входами первой и второй групп шифратора, отличающеес  тем, что, с целью повышени  быстродействи  устройства, в него введены блок управлени  и элемент НЕ, вход которого соединен с первым выходом : лавиатуры, второй выход которой соединен с первым входом логического блока, второй вход которого соединен с выходом элемента НЕ, выходы первой и второй групп шифратора соединены соответ- ственно с входами первый и второй групп логического блока, первый, второй, третий и четвертый выходы которого соединены соответственно с первым, вторым, третьим и четвертым входами блока управлени , выходы первой и второй групп шифратора  вл ютс  выходами. первой и второй групп устройства, первый и второй выходы логического блока  вл ютс  первым и-вторым выходами устройства , выход блока управлени   вл етс  третьим выходом устройства, п тый вход блока управлени   вл етс  первым входом устройства, входы группы блока управлени  .  вл ютс  входами группы устройства. 2. Устройство по п. 1, отличающее с   тем, что логический блок содег жит первый и второй элементы ИЛИ, элемент НЕ, первый и вторюй элементы И, первый и второй элементы задержки, первый и второй триггеры, первые входы которых соединены с выходом элемента НЕ, вход которого соединен с выходом первого элемента ИЛИ и с первым входом первого элемента И, i второй вход которого соединен с выходом первого элемента задержки, вход которого соединен с выходом первого триггера, второй вход которого соединен с выходом первого элемента И, выход второго элемента ИЛИ соединен с первым входом второго элемента И, второй вход которого соединен с выходом второго элемента задержки, вход которого соединен с первым выходом второго триггера , второй вход которого соединен с выходом (Л второго элемента И, один вход первого элемента ИЛИ  вл етс  первым входом логического блока, другие входы первого элемента ИЛИ  вл ютс  входами первой группы логического блока, один вход второго элемента ИЛИ  вл етс  вторым входом логического блока, другие входы второго элемента ИЛИ  вл ютс  входами второй группы логического блока, выходы первого и второго элементов И  вл ютс  соответственно первьпи и вторым со выходами логического блока, выход элемента ;о со НЕ  вл етс  третьим выходом логического блока, второй выход второго триггера  вл етс  четвертым выходом логического блока. 3. Устройство по П.1, отличающеес  тем, что блок управлени  содержит регистр, счетчик, триггер, мультиплексор, j элемент задержки, первый, второй и третий элементы ИЛИ, элемент И и генератор импульсов, выход которого соединен с первым входом элеметга И, выход которого соединен с первым входом счетчика, второй вход которого соединен с выходом первого элемента ИЛИ, I первый вход которого соединен с выходом

Description

элемента задержки, вход которого соединен с выходом второго элемента ИЛИ и с первым входом триггера, второй вход которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с третьим входом счетчика, входы группы которого соединены с выходами мультиплексора, входы группы которого соединены с выходами регистра , выход счетчика соединен с первым входом второго элемента ИЛИ, первый выход триггера соединен с вторым входом элемента И, третий вход которого соединен с первым входом мультиплексора, второй вход первого

элемента ИЛИ  вл етс  первым входом блока управлени , второй вход второго элемента ИЛИ  вл етс  вторым входом блока управлени , первый вход третьего элемента ИЛИ  вл етс  третьим входом блока управлени , первый вход мультиплексора  вл етс  четвертым входом блока управлени , входы второй группы мультиплексора  вл ютс  входами группы блока управле}1и , второй вход третьего элемента ИЛИ  вл етс  п тым входом блока управлени  , второй выход триггера  вл етс  выходом блока. управлени .

Иэобретение относитс  к вычислительной технике и может быть ирпользовано дл  ввода информации в ЭВМ, работающую в реальном масштабе времени. Известно устройство дл  ввода информации, содержащее последовательно соединенные клави атуру, блок защиты от дребезга, шифратор, бу ферный регистр, блок пам ти и блок индикации , первый счетчик и блок управлени , первый выход которого соединен с вторым входом блока индикации и входом первого счетч ка, выход счетчика подключен к второму вхо ду блока пам ти, триггер, первый и второй формирователи, элемент И, второй счетчик -н блок сравнени , первый и второй входы ко торого соединены с выходами первого и второго счетчиков, выход - с первым входом элемента И, второй вход которого подключен к выходу триггера и входу первого форм 1ровател , выход элемента И соединен с третьим входом блока пам ти и входом второго формировател , выход которого подключен к пер вому входу второго счетчика и входу установки в О триггера, синхронизирующий и управл ющий йходы которого подключены к второму выходу блока защиты от дребезга и второму выходу блока управлени  соответственно, третий выход блока управлени  соединен с третьим входом второго счетчика, а выход первого формировател  соединен с вторым входом буферного регистра. При этом блок защиты от дребезга содержит элемент И-НЕ резисторы и элементы И-НЕ группы, первые входы которых  вл ютс  входами блока заощты от дребезга и - через резисторы соединены с щиной нулевого потенциала, вторые входы элементов И-НЕ группы объединены, соединены с выходом элемента И-НЕ и  вл ютс  вторым выходом блока защиты от дребезга, выходы элементов И-НЕ группы соединены с входами элемента И-НЕ и.  вл ютс  выходами группы блока защиты от дребезга, один из входов элемента И-НЕ  вл етс - одним из входов блока защиты от дребезга и через резистор соединен с шиной нулевого потенциала 1. В данном устройстве количество выводов с клавиатуры равно количеству N клавиш, что усложн ет шифратор, так как дл  его реализащ1и, например, на элементах ИЛИ потребуютс  отмеченные элементы, имеющие N/2 входов каждый. При большом количестве клавиш , например, при N 64 шифратор должен состо ть из 32-входовых элементов ИЛИ, которые серийно промышленностью не вьшускаютс . Поэтому шифратор, реализованный на элементах ИЛИ с меньшим количеством входов, будет минимум двухступенчатым. В св зи с тем, что клавиатура, как правило , размещаетс  на некотором рассто нии от электронной части устройства, то наличие большого количества выводов с нее усложн ет конструкци|о устройства. Кроме того, в устройстве не предусмотрены возможности сопр жени  с каналом ЭВМ и автоматического повторени  вводимых символов при нажатии клавищи. Перечисленные недостатки сужают область применени  данного устройства и усложн ют его. Наиболее блнзким к изобретению по тёзснической сущности и достигаемому результату  вл етс  устройство дл  ввода информации, содержащее клавиатуру, первый и второй выходы которой соединены с входами шифратора , логический блок, подключенный к третьему выходу клавиатуры, первый, второй и третий элементы И-НЕ, первый и второй элементы ИЛИ-НЕ, входы которых соединены с выходами первой и второй групп шифратора , первый и второй выходы клавиатуры соединены с первыми входами первого и вто рого элементов И-НЕ, вторые входы которых соединены с выходами первого и второго элементов ИЛИ-НЕ, выходы первого и второго элементов И-НЕ соединены с первым и вторым входами третьего элемента И-НЕ, третий вход которого соединен с выходом логического блока 2. Однако в логическом блоке известного устройства применены нар ду с цифровыми и аналоговые (пороговые) элементы. При реализации пороговых элементов, например на серийных интегральных компараторах, требуютс  достаточно стабильные источники опорного потенщ1ала. Дл  питани  серийных компараторов требуетс  минимум два источника питани , номиналы выходных напр жений которых, как правило, отличны от примен емых дл  питани  цифровых элементов. Кроме того, кодова  матрица клавиатуры в известном устройстве выполнена на сдвоенных переключател х, которые в современной аппаратуре аналогичного назначени  имеют ограниченное применение, так как увеличвают прежде всего вес клавиатуры. Кроме того, сопр жение известного устройства с каналом ЭВМ через серийный интерфейс параллельного обмена затруднено, так как в нем отсутствует узел формирован признака готовности устройства. В анализируемом устройстве также не предусмотрена возможность автоматического повторени  вводимых символов при нажатии клавиши, что уменьшает быстродействие устройства. Цель изобретени  - повышение быстродей стви  устройства путем автоматического вво да повтор ющихс  символов. Поставленна  цель достигаетс  тем, что в устройство дл  ввода информации, содержащее шифратор, логический блок и клавиатуру , выходы первой и второй групп которой соединены соответственно с входами первой и .второй групп шифратора, дополнительно введены блок управлени  и элемент НЕ, вход которого соединен с первым выходом клавиатуры, второй выход которой соединен с первым входом логического блока, второй вход которого соединен с выходом элемента НЕ, выходы первой и второй групп шифрат ра соединены соответственно с входами первой и второй групп логического блока, первый , второй, третий и четвертый выходы которого соединены соответственно с первым, вторым, третьим и четвертым входами блока управлени , выходы первой и второй групп шифратора  вл ютс  выходами первой и второй групп устройства, первый и второй выходы логического блока  вл ютс  первым и вторым выходами устройства, выход блока управлени   вл етс  третьим выходом устройства , п тый вход блока управлени   вл етс  первым входом устройства, входы группы блока управлени   вл ютс  входами группы устройства. Кроме того, логический блок содержит первый и второй элементы ИЛИ. элемент НЕ, первый ii второй элементы Я, исрвын и второй элементы задержки, первый п второй триггер;. :1ср-:ь еБ ;п7ьу которых соединены с выходом элемента ПГ, вхоц которого соед 5не с уыходс.м первого элемента МЛН и с первь;:.; входом licpyoro элемента И, второй вход которого еоедипен с ймходом первого эле.ентл задержк., вход которого cocitHijcH с выходом первого триггера, второй вход которого соединен с выходом первого элемет11з И, вы.ход второго элеме та ИЛИ соеди 1ен с первым входом второго элемента И, второй вход которого соединен с выходом второго элемента задержки, вход которого сое, с первым выходом второго триггера , второй вход которого соединен с выходом второго элемента И. один вход первого элемента ИЛИ  вл етс  первым входом логического блока, другие входы первого элемента ИЛу1  вл юте  входами первой группы логического блока, вхо.д второго элемента ИЛИ . вл етс  вторым входом логического блока. Другие входы второго элемента ИЛИ . вл ютс  входами второй группы логиiccKoro блока, выходы первого и второго зле.г-лентов И . вл ютс  соответственно первым и вторым выходами логического блока, выход элемента НЕ  вл етс  третьим выходом логического бпока, второй выход второго триггера  вл етс  четвертым выходом логического блока. При этом блок управлени  содержит регистр , счетчик, триггер, мультиплексор, третий элемент задержки, первый, второй и третий элементы ИЛИ, элемент И и генератор импульсов , выход которюго соединен с первым входом элемента И, выход которого соединен с первым входом счетчика, второй вход которого соединен с выходом первого элемента ИЛИ, первый вход которого соединен с выходом элемента задержки, вход которого сосдагнен с выходом второго элемента ИЛИ i и с первым входом триггера, второй вход которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с; третьим входом счетчика, входы группы которого соединены с выходами мультиплексора, входы группы которого соединены с выходами регистра, выход счетчика соединен с первым входом второго элемента ИЛИ, первьш выход третьего триггера соединен с вторым входом элемента И, третий вход которого соединен с первым входом мультиплексора, второй вход первого элемента ИЛИ  вл етс  первым входом блока управлени , второй вход второго элемента ИЛИ  вл етс  вторым входом блока управлени , первый вход третьего элемента ИЛИ  вл етс  третьим входом блока управлени , первый вход мультиплексора  вл етс  четвертым входом блока управлени , входы второй группы мультиплексора  вл ютс  входами грзшпы блока управлени , второй вход третьего элемента ИЛИ  вл етс  п тым входом блока управлений, второй выход триггера  вл етс  выходом блока управлени . На фиг. 1 представлена структурна  схема устройства; на фиг. 2 - структурна  схема блока управлени ; на фиг. 3 - временна  диаграмма работы устройства. Устройство содержит клавиатуру 1, шифратор 2, логический блок 3, элемент НЕ 4, блок 5 управлени , выходы первой 6 и второй 7 групп устройства (информационные), вхрды 8 группы устройства (входы кода скорости повторени  вводимых символов), первый 9 и второй 10 выходы устройства (стробирующих сигналов ), третий выход 11 устройства (признак готовности), вход 12 устройства (запуска) Логический блок 3 содержит первый 13 и второй 14 элементы ИЛИ, первый 15 и второй 16 элементы И, первый 17 и второй 18 элементы задержки, первый триггер 19, вто- 4 рой триггер 20 (триггер признака готовности клавиатуры) и элемент НЕ 21. Блок 5 управлени  содержит счетчик 22, мультиплексор 23, триггер 24 (триггер признака готовности устройства), элемент И 25, пер-4 вый -26, второй 27 и третий 28 элементы ИЛИ, генератор 29 импульсов, элемент 30 задержки , регистр 31 (кода начальной задержки) Устройство работает следующим обрЬзом. В исходном состо нии клавиши матричной 5 клавиату ры 1 не нажаты. На выходах первой н второй групп шифратора 2 устанавливаютс  сигналы логического О, что обеспечиваетс , ;. например, построением шифратора 2 на двух группах элементов, соответственно ИЛИ (2.1) и И-НЕ (2.2). В момент нажати  клавиши клавнатуры 1 на одном из выходов, соответствующим выходу одного из столбцов кодовой мат11 936 рицы клавиатуры 1, начинает устанавливатьс  высокий уровень напр жени  (логическа ), который подвергаетс  дребезгу в течение времени d д ,f за счет размыкани  нормально замкнутого контакта (фиг. За). В зависимости от типа : применен емого кнопочного переключател  первый импульс дребезга имеет длительность л , пор дка 10-20 мкс. На выходе элемента ИЛИ 13 и саответственно на первом входе элемента И 15 по витс  логическа  1. В св зи с тем, что на второй вход элемента И 15 поступает логическа 1 ( триггер 19 находитс  в нулевом состо нии), на выходе 9 (с элемента И 15 установитс  уровень логической 1, который как стробсигнал поступает на вход разрешени  записи информации в младщие (старшие) разр ды буферного регистра (не показан) с выходов 6 шифратора 2. Передним фронтом этого (с выхода 9) строб-сигнала триггер 19 устанавливаетс  в единичное состо ние, что приводит к по влению логического 0 на его инверсном выходе. В результате. закончитс  формирование отмеченного строб-сигнала, длительность которого в основном определ етс  временем задержки на элементе 17 задержки. Это врем  выбираетс  меньшим длительности df, первого импульСа дребезга (фиг. 3 ). Таким образом, в младшие (старшие) разр ды буферного регистра будет записан только тот код на выходе 6 шифратора 2, который существует во врем  начальной части первого импульса дребезга за счет первой нажатой клавиши. Это позвол ет блокировать (не записывать) информацию от случайнонажать1х нескольких клавиш, так как они по .времени смешены относительно переднего фронта строб-сигнала из-за разброса величины усили  срабатывани , зазора рабочего хода и инерционности механических контактов. Так как триггер 20 (фиг. 2) еще нахоодт с  в нулевом состо нии и на управл ющий вход мультиплексора 23 подаетс  логический оГто через его первый инф ормацио1 1й „ информационные входы счетчика 22 подаетс  код начальной задержки, который записан в регистре 31. По поступлению строб-сигнала с выхода в блок 5 управлени  через элемент ИЛИ 26 на вход разрешени  записи параллельным счетчика 22 в него (с регистра 31 через мультиплексор 23) производитс  запись кода начальной задержки, который включает также и задержку на повторение последующего (второго) вводимого символа, По окончании дребезга при размыкании контакта клавиши начинает устанавливатьс  7114 низкий уровень напр жени  (логическнй0), который подвергаетс  дребезгу в течение времени ц  (фиг. 3). На выходе элемента ИЛИ 14 (фиг. 1) и соответственно на первом входе элемента И 16 по витс  логическа  1. В св зи с тем, что на втором входе элемента И 16 находитс  логическа  (триггер 20 находитс  в нулевом состо нии), на выходе 10 (с элемента И 16 установитс  уровень логической l который как стробсигнал (фиг. 3г.) поступает на вход разрешени  записи информации в старшие (младшие разр ды буферного регистра (не показан) с выходов 7 шифратора 2. Передним фронтом этого (с выхода 10) строб-сигнала триггер 20 напр мую (фиг.З ) и триггер 24 (фиг. 3 ) через элемент ИЛИ 27 устанавливаютс  в единичное состо ние, что приводит к по влению логической на их пр мых выходах. В результате закончитс  формирование отмеченного строб-сигнал а, длительность которого в основном определ етс  временем Sj задержки на элементе 8 задерж ки. Врем  выбираетс  меньшим длительнос-. ти Д первого импульса дребезга. Таким образом, в старшие (младшие) разр ды буферного регистра будет записан только тот код на выходах 7 шифратора 2, который существует во врем  начальной части первого импульса дребезга за счет той же (первой) нажатой клавиши. Это позвол ет блокировать (не записывать) информацию от случайно наж тых нескольких клавиш, как и в описанном случае. По вивша с  логическа  Г на выходе тригг ра 24 (т. е. на выходе 1 устройства); как признак готовности устройства, поступает; liaпример , на управл ющий вход интерфейса параллельного обмена (не показан) и воспринимаетс  ЭВМ либо как сигнал требовани , прерьгаани , либо как сигнал готовности уст ройства к вводу информации в машину. При вводе в ЭВМ сформированного описанным способом кода символа с интерфейса параллельного обмена на вход 12 устройства (в блоке 5) поступает сигнал (фиг.3ж) управлени  вводом данных в ЭВМ. По этому сигналу через элемент ИЛИ 28 триггер 24 устанавливаетс  в исходное состо ние (т. е. на выходе 1 снимаетс  признак готовности устройства) и логическа  1 на его инверсиом выходе разрешает прохождение (через элемент И 25) серии импульсов с генератора 29 на счетный вход счетчика 22. Период следова ни  импульсов, формируемых генератором 29 должен быть таким, чтобы обеспечивалась максимальна  скорость повторени  вводимых кодов, котора  требуетс , например, при вводе кодо признака перемещени  маркера точечно-позиционной информации на самом мелком масштабе. В счетчик 22 по строб-сигналу с выхода 9 был записан код начальной задержки, котора , как правило, равна 0,8-1,0 с. Начавшийс  счет импульсов, поступаюших с выхода элемента И 25, может привести либо к перепопнению счетчика, либо к прекращению счета в случае отпускани  нажатой клавиши в клавиатуре 1. В первом случае сигнал переполнени  (фиг. 3 и) через элемент ИЛИ 27 установит триггер 24 в единичное состо ние, что приведет к по влению на выходе 1 признака готовности устройства. Через промежуток времени , определ емый параметрами элемента 30 задержки, через элемент ИЛИ 26 на вход разрешени  записи параллельным кодом счетчика 22 поступит сигнал, по которому счвхода 8 устройства через входы второй грзтшы мультиплексора 23 будет осуществлена запись в этот счетчик кода скорости повторени  вводимых снмволов. После ввода в ЭВМ кода символа поступающий с интерфейса параллельного обмена на вход 2 устройства (в блок 5) сигнал (см. фиг. 3 ж) ввода данных в ЭВМ устанавливает триггер 24 в нулевое (исходное) состо ние и, если нажата  клавиша 32 к этому времени на будет отжата, то происходит запись кода скорости повторени  вводимых символов, как и в описанном случае. Если же клавиша задержки 32 была отжата в момент отсчета либо первоначальной задержи ки, либо задержки по коду скорости повторени  вводимых символов, то произойдет В момент отпускани  (фиг. 3 в ) нажатой ; клавиши на выводе соответствующей строки клавиатзфш начинает устанавливатьс  высокий уровень напр жени , который подвергаетс  дребезгу (в течение времени . за счет размыкани  контакта (фиг. За). На выходах второй грзтпы шифратора 2 и соответственно элемента ИЛИ 14 после окончани  импульсов дребезга установитс  логический О, который (также как и логическа  l за счет дребезга) не изменит состо ние триггера 20, так как он находитс  в едич1 НИЧНОМ СОСТОЯ1ШИ. В момент возвращени  отпущенной клавиши . клавиатуры 1 в исходное состо ние (фиг. За) на выходе соответствующего столбца клавиатуры 1 начинает устанавливатьс  низкий уровень напр жени , который подвергаетс  дребезгу в течение ., за счет механического прижима подвижного контакта к неподвижному .

В результате на определенных выходах первой rpjTinbi шифратора 2 н, следовательно, на выходе элемента НЕ 21 по в тс  импульсы, которые повтор т с инверсией дребезг (фиг. Зк), а первый импульс .дребезга длительностью 4, установит триггеры 19 и 20 в исходное состо ние. Кроме того, этим же импульсом счетчик 22 и триггер 24 будут установлены в исходное состо ние.

Следовательно, в том случае, когда работа счетчика 22 в процессе счета обрываетс  в результате отпускани  нажатой клавиши, то все запоминающие элементы устанавливаютс  в исходное состо ние, и устройство готово к вводу очередного кода символа.

В случае, если нажата  клавиша будет отпущена в момент наличи  признака готовности устройства, то все произойдет как и в oпиcaш oм случае .

Длительность признака готовности устройства (фиг. 3 е) в большинстве практических случаев примерно на два пор дка меньше, чем периоды неготовности устройства, в течение которых производитс  подсчет задержки в соответствии с кодом скорости повторени 

вводимых символов.

Таким образом, введение новых блоков и элементов, а также новых св зей упрощает ус ройство за счет реализации логического блока на цифровых (вместо аналоговых) элементах и применени  одинарных (вместо сдвоенных ) кнопочных переключателей, а также предоставл ет возможность пользователю программным (или аппаратным) оперативно измен ть скорость повторени  вводимых в ЭВМ символов в зависимости от типа информации и ее масштаба изображени .

2S

25

2

8

Л

П

28

3D I

W

27

Фиг.2

2f

е

ж а

Фиг.З

ллпг

Claims (3)

1. УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее шифратор, логический блок и клавиатуру, выходы первой и второй групп которой соединены соответственно с входами первой и второй групп шифратора, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены блок управления и элемент НЕ, вход которого соединен с первым выходом клавиатуры, второй выход которой соединен с первым входом логического блока, второй вход которого соединен с выходом элемента НЕ, выходы первой и второй групп шифратора соединены соответственно с входами первый и второй групп логического блока, первый, второй, третий и четвертый выходы которого соединены соответственно с первым, вторым, третьим и четвертым входами блока управления, выходы первой и второй групп шифратора являются выходами. первой и второй групп устройства, первый и второй выходы логического блока являются первым и . вторым выходами устройства, выход блока управления является третьим выходом устройства, пятый вход блока управления является первым входом устройства, входы группы блока управления являются входами группы устройства.

2. Устройство поп. 1,отличающ е е с я тем, что логический блок соде/ с жит первый и второй элементы ИЛИ, элемент НЕ, первый и второй элементы И, первый и второй элементы задержки, первый и второй триггеры, первые входы которых соединены с выходом элемента НЕ, вход которого соединен с выходом первого элемента ИЛИ и с первым входом первого элемента И, ; второй вход которого соединен с выходом первого элемента задержки, вход которого соединен с выходом первого триггера, второй вход которого соединен с выходом первого элемента И, выход второго элемента ИЛИ соединен с первым входом второго элемента И, второй вход которого соединен с выходом второго элемента задержки, вход которого соединен с первым выходом второго триггера, второй вход которого соединен с выходом второго элемента И, один вход первого элемента ИЛИ является первым входом логического блока, другие входы первого элемента ИЛИ являются входами первой группы логического блока, один вход второго элемента ИЛИ является вторым входом логического блока, другие входы второго элемента ИЛИ являются входами второй группы логического блока, выходы первого и второго элементов И являются соответственно первым и вторым выходами логического блока, выход элемента НЕ является третьим выходом логического блока, второй выход второго триггера является четвертым выходом логического блока.

3. Устройство по п.1, отличающе-’ е с я тем, что блок управления содержит регистр, счетчик, триггер, мультиплексор,;элемент задержки, первый, второй и третий' элементы ИЛИ, элемент И и генератор импульсов, выход которого соединен с первым входом элемента И, выход которого соединен с первым входом счетчика, второй вход которого соединен с выходом первого элемента ИЛИ, ί первый вход которого соединен с выходом

SU.... 1141393 элемента задержки, вход которого соединен с выходом второго элемента ИЛИ и с первым входом триггера, второй вход которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с третьим входом счетчика, входы группы которого соединены с выходами мультиплексора, входы группы которого соединены с выходами регистра, выход счетчика соединен с первым входом второго элемента ИЛИ, первый выход триггера соединен с вторым входом элемента И, третий вход которого соединен с первым входом мультиплексора, второй вход первого элемента ИЛИ является первым входом блока управления, второй вход второго элемента ИЛИ является вторым входом блока управления, первый вход третьего элемента ИЛИ является третьим входом блока управления, первый вход мультиплексора является четвертым входом блока управления, входы второй группы мультиплексора являются входами группы блока управления, второй вход третьего элемента ИЛИ является пятым входом блока ' управления , второй выход триггера является выходом блока. управления.